eng
Выпуск #9/2024
А.В. Строгонов, А. Винокуров, А.И. Строгонов
ПРИМЕР РЕАЛИЗАЦИИ ОДНОТАКТНОГО ПРОЦЕССОРНОГО ЯДРА RISC-V В САПР ALTERA QUARTUS II
ПРИМЕР РЕАЛИЗАЦИИ ОДНОТАКТНОГО ПРОЦЕССОРНОГО ЯДРА RISC-V В САПР ALTERA QUARTUS II
Просмотры: 128
DOI: 10.22184/1992-4178.2024.240.9.70.79
Одним из направлений работ в области создания проектов на базе архитектуры RISC-V является отработка прототипов процессоров на платформе ПЛИС. В статье рассмотрен пример реализации однотактного процессорного ядра RISC-V в базисе ПЛИС Cyclone V с применением САПР Altera Quartus II.
Теги: altera quartus ii cad fpga risc-v architecture rtl representation rtl-представление vhdl code vhdl-код архитектура risc-v плис сапр altera quartus ii
Подпишитесь на журнал, чтобы прочитать полную версию статьи.
Одним из направлений работ в области создания проектов на базе архитектуры RISC-V является отработка прототипов процессоров на платформе ПЛИС. В статье рассмотрен пример реализации однотактного процессорного ядра RISC-V в базисе ПЛИС Cyclone V с применением САПР Altera Quartus II.
Теги: altera quartus ii cad fpga risc-v architecture rtl representation rtl-представление vhdl code vhdl-код архитектура risc-v плис сапр altera quartus ii
Подпишитесь на журнал, чтобы прочитать полную версию статьи.
Отзывы читателей
