eng
Выпуск #2/2025
Р. Алексеев, В. Мальцев
МОДЕЛИРОВАНИЕ ДЕПАССИВАЦИИ ГРАНИЦЫ РАЗДЕЛА Si–SiO2 В СТРУКТУРЕ LDMOS-ТРАНЗИСТОРА С ПРИМЕНЕНИЕМ САПР SENTAURUS TCAD
МОДЕЛИРОВАНИЕ ДЕПАССИВАЦИИ ГРАНИЦЫ РАЗДЕЛА Si–SiO2 В СТРУКТУРЕ LDMOS-ТРАНЗИСТОРА С ПРИМЕНЕНИЕМ САПР SENTAURUS TCAD
Просмотры: 3
DOI: 10.22184/1992-4178.2025.243.2.116.120
В статье рассмотрены методы прогнозирования процессов деградации LDMOS-транзисторов во время эксплуатации при различных температурных режимах. Моделирование LDMOS-транзистора
в САПР Sentaurus TCAD показало, что изменение температурных
условий приводит к различной скорости деградации характеристик транзистора, таких как пороговое напряжение и ток утечки.
Теги: degradation process depassivation ldmos transistor ldmos-транзистор reliability prediction si–sio2 interface граница раздела si–sio2 депассивация прогнозирование надежности процесс деградации
Подпишитесь на журнал, чтобы прочитать полную версию статьи.
В статье рассмотрены методы прогнозирования процессов деградации LDMOS-транзисторов во время эксплуатации при различных температурных режимах. Моделирование LDMOS-транзистора
в САПР Sentaurus TCAD показало, что изменение температурных
условий приводит к различной скорости деградации характеристик транзистора, таких как пороговое напряжение и ток утечки.
Теги: degradation process depassivation ldmos transistor ldmos-транзистор reliability prediction si–sio2 interface граница раздела si–sio2 депассивация прогнозирование надежности процесс деградации
Подпишитесь на журнал, чтобы прочитать полную версию статьи.
Отзывы читателей
