eng
Выпуск #1/1999
Д. Губанов, В. Стешенко, С. Шипулин.
Современные алгоритмы ЦОС: перспективы реализации
Современные алгоритмы ЦОС: перспективы реализации
Просмотры: 3216
Современные алгоритмы цифровой обработки сигналов (цифровая фильтрация, ортогональные преобразования, кодирование и декодирование, модуляция и демодуляция, алгоритмы интерфейсов, стандартные протоколы
обмена и передачи данных) в том или ином виде используются во многих радиоэлектронных устройствах.
Авторы статьи рассматривают наиболее перспективные подходы к их реализации, обеспечивающие разработчику
возможность маневра при создании новых изделий.
обмена и передачи данных) в том или ином виде используются во многих радиоэлектронных устройствах.
Авторы статьи рассматривают наиболее перспективные подходы к их реализации, обеспечивающие разработчику
возможность маневра при создании новых изделий.
Реализация алгоритмов ЦОС на основе специализированных БИС
Существует немало практически стандартных устройств и алгоритмов на основе специализированных БИС – коммуникационная аппаратура, компоненты систем мультимедиа и видеообработки для компьютеров и т.п. К сожалению, в России приобрести эти чудесные БИС для апробации не всегда просто. Отечественных БИС, отвечающих современным запросам разработчиков, практически нет, а штучные поставки зарубежных компонентов не всегда возможны. До совсем недавнего времени о покупке специализированного фурье-процессора или фильтра не приходилось и мечтать.
Кроме того, применение стандартных компонентов ЦОС для выполнения специализированной задачи требует дополнительных схем сопряжения и обвязки. Зачастую это нестандартные элементы, которые необходимо разрабатывать. Изготовление БИС по заказу стоит весьма недешево. А отечественные БМК (в частности, “Исполин 60Т”) по своим характеристикам отстают от зарубежных аналогов (прототипов) на пять–десять лет.
В этой связи в российских условиях перспективны БИС, реализующие некоторые стандартные протоколы передачи данных и совместимые на уровне программ с популярными управляющими или сигнальными процессорами. Подобные изделия производят Giga, Mitel, Teltone, Motorola, Siemens, Plessey, Zilog, Harris и многие другие компании, особенно японские и корейские. Некоторые из них имеют дилеров или дистрибьюторов в России. Так, фирма Zilog в рамках программы Zilog superintegrationTM предлагает ряд БИС для построения систем передачи и обработки данных. Поддерживая специфические функции коммуникационных задач, эти БИС совместимы по программному коду и интерфейсу со стандартными аппаратными средствами [1, 2]. Так, Z89C25 на 80% совместим по кодам с процессором TMS320C25, содержит ряд инструкций для работы с дополнительными устройствами, 32-разрядные АЛУ и аккумулятор, а также 16-разрядный перемножитель. На этом же кристалле интегрированы полудуплексный кодек, контроллер протокола V.24, таймеры. Z01701, помимо ядра цифрового сигнального процессора, содержит контроллеры протоколов V.17, V.29, V.27, V.21 и интегрированные фильтры, совместим со спецификациями Т.30 и Т.4. Z80382 со встроенным процессорным ядром поддерживает шину PCMCI, интерфейсы GCI, Plug-and-play, асинхронный последовательный адаптер. Кроме упомянутых изделий, Zilog выпускает широкую номенклатуру БИС контроллеров разнообразных периферийных устройств со встроенным процессорным ядром. Применение подобных кристаллов в экспериментальных, мелко- и среднесерийных изделиях – весьма эффективное решение по приемлемой цене. По крайней мере, не приходится изобретать велосипед в реализации стандартных протоколов и взаимодействия с собственным ядром обработки сигналов.
Другой класс специализированных ИС, заслуживающий внимания разработчиков, – БИС, реализующие специфические алгоритмы. Это нейрочипы, процессоры для распределенных вычислений, обработки радиолокационной информации [3] и т.п. Несмотря на то, что многие современные алгоритмы реализовать другим путем практически невозможно, производство и применение данных БИС находятся в зачаточном состоянии.
Таким образом, специализированные БИС в России, к сожалению, почти не получили распространения. Их применение ограничивается, в основном, протоколами передачи данных.
Реализация алгоритмов ЦОС на основе цифровых сигнальных процессоров общего назначения
Многие разработчики в качестве средства реализации алгоритмов ЦОС выбирают цифровые сигнальные процессоры (ЦСП) общего назначения. В этом есть определенный резон, так как ЦСП достаточно широко представлены на рынке и привлекательны по цене. Главные преимущества систем обработки сигналов на ЦСП – гибкость, а также возможность реализации адаптивных и обучающихся алгоритмов. Кроме того, отладочные средства начального уровня недороги, достаточна информационная поддержка, есть литература по применению на русском языке [4, 5].
Лидер в разработке и производстве ЦСП – компания Texas Instruments (TI). По объему производства (1996–1997 годы) за ней следуют Motorola и Lucent Technology (AT&T). Как ни странно, занимающей на российском рынке ведущие позиции фирме Analog Devices принадлежит всего лишь четвертое место. Тем не менее ЦСП этой компании, пожалуй, наилучшим образом подходят для широкого круга задач ЦОС. Их основное достоинство – широкая номенклатура полностью программно-совместимых устройств, обеспечивающих вычисления с фиксированной и плавающей запятой, различным быстродействием и дополнительными периферийными элементами. Недорогие средства отладки позволяют использовать эти ЦСП в малобюджетных проектах. В табл. 1 [4] приведены сравнительные характеристики некоторых ЦСП различных производителей.
Вместе с тем при разработке новых изделий нужно учитывать ряд недостатков ЦСП. Прежде всего, их тактовая частота не превышает 30–50 МГц, что ограничивает применение ЦСП в системах радиодиапазона. Кроме того, у каждого семейства ЦСП – собственная система команд. В результате практически невозможен перенос реализованного алгоритма на ЦСП других семейств и создание универсальных библиотек алгоритмов. Существующие компиляторы с языков высокого уровня, например с Си, не решают проблему, так как ориентированы на конкретные ЦСП. При создании сложных параллельных структур приходится увеличивать число процессоров и обеспечивать их нормальную работу в мультипроцессорном режиме. Наконец, большинство ЦСП требуют внешних навесных элементов.
Реализация алгоритмов ЦОС на базе ПЛИС
Программируемые логические интегральные схемы (ПЛИС) произвели революцию в технике реализации алгоритмов ЦОС. Наиболее простые и давно разработанные архитектуры ПЛИС – SPLD и CPLD (Simple и Complex Programmable Logic Device ). Они позволяют создавать схемы, эквивалентные 10–100 корпусам ТТЛ-логики стандартных серий. На простейших ПЛИС сложные алгоритмы не реализовать, поэтому они перспективны лишь в интерфейсных схемах. Для более серьезных задач лучше подходят ПЛИС с FPGA-архитектурой. Выделяют два основных класса данной архитектуры – крупно- и мелкомодульный. ПЛИС с крупномодульной архитектурой включают в себя довольно крупные логические блоки с таблицами перекодировки и программируемыми внутриблочными соединениями. ПЛИС с мелкомодульной (мелкозернистой) архитектурой состоят из множества относительно простых блоков. Преимущество крупномодульной технологии – высокая производительность. Для мелкомодульной архитектуры характерны большая гибкость при синтезе схем и работе в систолических структурах.
В новых разработках ПЛИС все чаще вытесняют ИС малой и средней степени интеграции (рис.1). Применение ПЛИС в средствах ЦОС обусловлено их высоким быстродействием (тактовые частоты – до 250 –300 МГц), а также возможностью реализации сложных параллельных алгоритмов. Они совместимы при переносе алгоритмов на уровне языков описания аппаратуры (VHDL, AHDL, Verilog и др.). Созданы библиотеки мегафункций, описывающих сложные алгоритмы. Разработаны САПР, позволяющие полностью моделировать создаваемые устройства, а также программировать или изменять конфигурацию ПЛИС непосредственно в системе. Архитектурные особенности ПЛИС как нельзя лучше приспособлены для умножения, свертки и т.п.
Многие алгоритмы ЦОС, особенно алгоритмы фильтрации, реализуют в виде устройств с конечной импульсной характеристикой (КИХ). ПЛИС семейств FLEX 6000, FLEX8000 и FLEX10K фирмы Altera позволяют создавать высокопроизводительные и гибкие КИХ-структуры высокого порядка. Из табл. 2 видно, что при решении таких задач ПЛИС обеспечивают на порядок большую производительность, чем ЦСП.
Рассмотрим особенности реализации алгоритмов ЦОС на примере ПЛИС семейств FLEX8000 и FLEX10K с учетом специфики их архитектуры. Линейный алгоритм обработки может быть представлен в следующем виде:
Для линейности фазовой характеристики коэффициенты hn выбираются симметричными относительно центральной величины. Такое построение сокращает число перемножителей. Поскольку компоненты вектора h постоянны для любого алгоритма с фиксированными коэффициентами, то в качестве параллельного векторного перемножителя (ПВП) удобно использовать таблицу перекодировок (ТП, LUT, Look-up table), входящую в состав логического элемента (ЛЭ) ПЛИС [7–10]. Работа параллельного векторного перемножителя описывается уравнением:
y=s1h1+s2h2+s3h3+s4h4
При использовании ТП операция перемножения выполняется параллельно. В качестве примера рассмотрим двухразрядный векторный перемножитель. Пусть вектор коэффициентов h имеет вид
Вектор сигналов s:
Тогда на выходе ПВП
Так же формируется результат P1 в случае четырехразрядных сигналов sn. Частичное произведение P2 вычисляется аналогично, только результат необходимо сдвинуть на один разряд влево.
Структура четырехразрядного ПВП изображена на рис. 2. Очевидно, что с ростом разрядности представления данных возрастает размерность ТП. Следовательно, требуется больше ЛЭ. Так, для восьмиразрядного ПЛП необходимо восемь ТП размерностью 16x8. Операцию умножения на 2 выполняют сдвиговые регистры на выходах промежуточных сумматоров, что обеспечивает конвейеризацию обработки данных и повышает производительность. Регистры входят в состав соответствующих ЛЭ, поэтому сохраняется компактность структуры.
Если необходимо уменьшить число используемых ЛЭ, применяют последовательные алгоритмы. Как и при параллельной структуре фильтра, для вычисления частичных произведений P1, P2,…, PN (N=W+1, W – разрядность данных) используется ТП. Цифровой фильтр обрабатывает только один разряд входного сигнала за такт. Последовательно вычисляемые частичные произведения накапливаются в масштабирующем аккумуляторе. Он сдвигает содержимое вправо на один разряд за каждый такт. После W+1 тактов на выходе появляется результат. Блок управления формирует управляющие сигналы, обеспечивающие корректное выполнение операций.
При увеличении разрядности данных на один бит требуется дополнительная ТП при параллельной архитектуре либо еще один такт обработки при последовательной. Так, достаточную точность представления данных для фильтра с 32 отводами обеспечивает 19-разрядное выходное слово при восьмиразрядных входных данных. Алгоритмы с нечетным числом каскадов получают удалением одного из сдвиговых регистров. Если применять не сумматоры, а вычитатели, то легко построить алгоритм с антисимметричной характеристикой.
ПЛИС семейств FLEX удобны для реализации двухмерных алгоритмов обработки изображений, а также для построения решетчатых структур. Фирма Altera поставляет пакет для разработки Altera DSP Design KIT с набором специализированных программных средств, позволяющих синтезировать требуемую систему и провести моделирование ее работы. Пакет включает библиотеки параметризированных мегафункций, реализующих типовые структуры.
Создание библиотек мегафункций
Разработчики осознают необходимость создания библиотек параметризируемых мегафункций различных устройств, особенно систем ЦОС. Определенные шаги в этом направлении предпринимает фирма Altera. Так, в августе 1995 года стартовала ее программа поддержки партнеров – разработчиков мегафункций (AMPP, Altera Megafunction Partners Program). В 1997 году в ней участвовало более 15 независимых фирм-разработчиков.
Проанализировав номенклатуру мегафункций, выпущенных в рамках программы, можно сказать, что вопросам ЦОС и, в частности, фильтрации в ней уделяется недостаточное внимание. Так, из 18 партнеров AMPP не более четверти представили готовые продукты или заявили о ведущихся разработках в этой области. Основную массу составляют мегафункции стандартных микропроцессоров и микроконтроллеров, устройств обслуживания шинных магистралей (ISA, PCI), сетевых контроллеров и т.д. Типичные предложения средств ЦОС – мегафункции, реализующие быстрые преобразования Фурье и КИХ-фильтры. Например, фирма Vendor объявила о реализации медианного фильтра и фильтра с бесконечной ипульсной характеристикой (БИХ). Лидер в области разработок мегафункций ЦОС – фирма Integrated Silicon Systems (ISS) – создала библиотеки мегафункций БИХ-фильтров, фильтров обработки изображений, медианных фильтров. Разработаны также мегафункции, реализующие некоторые алгоритмы адаптивной обработки. Однако до сих пор нет предложений в области нелинейных, оптимальных и большинства типов адаптивных структур, не реализованы давно известные алгоритмы последовательностной фильтрации.
Между тем потребность в реализации известных и теоретически хорошо обоснованных алгоритмов огромна, тем более что применение импортной элементной базы становится обычным делом и в разработках специального назначения. В этой связи назрела необходимость сформировать цивилизованный российский рынок продуктов для ПЛИС с учетом отечественной специфики и огромного числа устройств, до сих пор не реализованных в виде мегафункций. Определенные шаги в этом направлении предпринимают центр “Логические системы” и кафедра М-5 “Автономные информационные и управляющие системы” МГТУ им. Н.Э.Баумана при методической поддержке АО “Гамма” (Выборг). Планируется создание совместного научно-консультационного центра, основная задача которого – адаптация как широко известных, так и оригинальных алгоритмов обработки сигналов и цифрового управления для реализации на базе ПЛИС фирмы Altera.
Заинтересованные в сотрудничестве организации и лица могут связаться с авторами статьи по адресу: 107005, Москва, 2-я Бауманская улица, д.5, МГТУ им. Н.Э.Баумана, кафедра М-5 “Автономные информационные и управляющие системы”.
Контактный телефон: (095) 263-6736,
E-mail: teshenk@sm.bmstu.ru
ЛИТЕРАТУРА
1. Master selection guide. – Zilog, 1997.
2. Data communications navigational guide. – Zilog, 1997.
3. Микропроцессорный комплект БИС серии К1815 для цифровой обработки сигналов. Справочник. – М.: Радио и связь, 1992.
4. Марков С. Цифровые сигнальные процессоры. Книга 1. – М.: Микроарт, 1996.
5. Цифровые процессоры обработки сигналов. Справочник. – М.: Радио и связь, 1994.
6. Вицын Н. Современные тенденции развития систем автоматизированного проектирования в области электроники. – Chip News, 1997, № 1.
7. Шипулин С.Н. Новые ПЛИС корпорации Altera. – Мир ПК, 1995, № 12.
8. Шипулин С.Н., Храпов В.Ю. ПЛИС фирмы Altera. – Chip News, 1996, № 2.
9. Шипулин С.Н., Буров А.В. Настольная кремниевая фабрика. – Компьютеры + программы (Киев), 1996, № 2.
10. Шипулин С.Н., Храпов В.Ю. Особенности проектирования цифровых схем на ПЛИС. – Chip News, 1996, № 5.
Существует немало практически стандартных устройств и алгоритмов на основе специализированных БИС – коммуникационная аппаратура, компоненты систем мультимедиа и видеообработки для компьютеров и т.п. К сожалению, в России приобрести эти чудесные БИС для апробации не всегда просто. Отечественных БИС, отвечающих современным запросам разработчиков, практически нет, а штучные поставки зарубежных компонентов не всегда возможны. До совсем недавнего времени о покупке специализированного фурье-процессора или фильтра не приходилось и мечтать.
Кроме того, применение стандартных компонентов ЦОС для выполнения специализированной задачи требует дополнительных схем сопряжения и обвязки. Зачастую это нестандартные элементы, которые необходимо разрабатывать. Изготовление БИС по заказу стоит весьма недешево. А отечественные БМК (в частности, “Исполин 60Т”) по своим характеристикам отстают от зарубежных аналогов (прототипов) на пять–десять лет.
В этой связи в российских условиях перспективны БИС, реализующие некоторые стандартные протоколы передачи данных и совместимые на уровне программ с популярными управляющими или сигнальными процессорами. Подобные изделия производят Giga, Mitel, Teltone, Motorola, Siemens, Plessey, Zilog, Harris и многие другие компании, особенно японские и корейские. Некоторые из них имеют дилеров или дистрибьюторов в России. Так, фирма Zilog в рамках программы Zilog superintegrationTM предлагает ряд БИС для построения систем передачи и обработки данных. Поддерживая специфические функции коммуникационных задач, эти БИС совместимы по программному коду и интерфейсу со стандартными аппаратными средствами [1, 2]. Так, Z89C25 на 80% совместим по кодам с процессором TMS320C25, содержит ряд инструкций для работы с дополнительными устройствами, 32-разрядные АЛУ и аккумулятор, а также 16-разрядный перемножитель. На этом же кристалле интегрированы полудуплексный кодек, контроллер протокола V.24, таймеры. Z01701, помимо ядра цифрового сигнального процессора, содержит контроллеры протоколов V.17, V.29, V.27, V.21 и интегрированные фильтры, совместим со спецификациями Т.30 и Т.4. Z80382 со встроенным процессорным ядром поддерживает шину PCMCI, интерфейсы GCI, Plug-and-play, асинхронный последовательный адаптер. Кроме упомянутых изделий, Zilog выпускает широкую номенклатуру БИС контроллеров разнообразных периферийных устройств со встроенным процессорным ядром. Применение подобных кристаллов в экспериментальных, мелко- и среднесерийных изделиях – весьма эффективное решение по приемлемой цене. По крайней мере, не приходится изобретать велосипед в реализации стандартных протоколов и взаимодействия с собственным ядром обработки сигналов.
Другой класс специализированных ИС, заслуживающий внимания разработчиков, – БИС, реализующие специфические алгоритмы. Это нейрочипы, процессоры для распределенных вычислений, обработки радиолокационной информации [3] и т.п. Несмотря на то, что многие современные алгоритмы реализовать другим путем практически невозможно, производство и применение данных БИС находятся в зачаточном состоянии.
Таким образом, специализированные БИС в России, к сожалению, почти не получили распространения. Их применение ограничивается, в основном, протоколами передачи данных.
Реализация алгоритмов ЦОС на основе цифровых сигнальных процессоров общего назначения
Многие разработчики в качестве средства реализации алгоритмов ЦОС выбирают цифровые сигнальные процессоры (ЦСП) общего назначения. В этом есть определенный резон, так как ЦСП достаточно широко представлены на рынке и привлекательны по цене. Главные преимущества систем обработки сигналов на ЦСП – гибкость, а также возможность реализации адаптивных и обучающихся алгоритмов. Кроме того, отладочные средства начального уровня недороги, достаточна информационная поддержка, есть литература по применению на русском языке [4, 5].
Лидер в разработке и производстве ЦСП – компания Texas Instruments (TI). По объему производства (1996–1997 годы) за ней следуют Motorola и Lucent Technology (AT&T). Как ни странно, занимающей на российском рынке ведущие позиции фирме Analog Devices принадлежит всего лишь четвертое место. Тем не менее ЦСП этой компании, пожалуй, наилучшим образом подходят для широкого круга задач ЦОС. Их основное достоинство – широкая номенклатура полностью программно-совместимых устройств, обеспечивающих вычисления с фиксированной и плавающей запятой, различным быстродействием и дополнительными периферийными элементами. Недорогие средства отладки позволяют использовать эти ЦСП в малобюджетных проектах. В табл. 1 [4] приведены сравнительные характеристики некоторых ЦСП различных производителей.
Вместе с тем при разработке новых изделий нужно учитывать ряд недостатков ЦСП. Прежде всего, их тактовая частота не превышает 30–50 МГц, что ограничивает применение ЦСП в системах радиодиапазона. Кроме того, у каждого семейства ЦСП – собственная система команд. В результате практически невозможен перенос реализованного алгоритма на ЦСП других семейств и создание универсальных библиотек алгоритмов. Существующие компиляторы с языков высокого уровня, например с Си, не решают проблему, так как ориентированы на конкретные ЦСП. При создании сложных параллельных структур приходится увеличивать число процессоров и обеспечивать их нормальную работу в мультипроцессорном режиме. Наконец, большинство ЦСП требуют внешних навесных элементов.
Реализация алгоритмов ЦОС на базе ПЛИС
Программируемые логические интегральные схемы (ПЛИС) произвели революцию в технике реализации алгоритмов ЦОС. Наиболее простые и давно разработанные архитектуры ПЛИС – SPLD и CPLD (Simple и Complex Programmable Logic Device ). Они позволяют создавать схемы, эквивалентные 10–100 корпусам ТТЛ-логики стандартных серий. На простейших ПЛИС сложные алгоритмы не реализовать, поэтому они перспективны лишь в интерфейсных схемах. Для более серьезных задач лучше подходят ПЛИС с FPGA-архитектурой. Выделяют два основных класса данной архитектуры – крупно- и мелкомодульный. ПЛИС с крупномодульной архитектурой включают в себя довольно крупные логические блоки с таблицами перекодировки и программируемыми внутриблочными соединениями. ПЛИС с мелкомодульной (мелкозернистой) архитектурой состоят из множества относительно простых блоков. Преимущество крупномодульной технологии – высокая производительность. Для мелкомодульной архитектуры характерны большая гибкость при синтезе схем и работе в систолических структурах.
В новых разработках ПЛИС все чаще вытесняют ИС малой и средней степени интеграции (рис.1). Применение ПЛИС в средствах ЦОС обусловлено их высоким быстродействием (тактовые частоты – до 250 –300 МГц), а также возможностью реализации сложных параллельных алгоритмов. Они совместимы при переносе алгоритмов на уровне языков описания аппаратуры (VHDL, AHDL, Verilog и др.). Созданы библиотеки мегафункций, описывающих сложные алгоритмы. Разработаны САПР, позволяющие полностью моделировать создаваемые устройства, а также программировать или изменять конфигурацию ПЛИС непосредственно в системе. Архитектурные особенности ПЛИС как нельзя лучше приспособлены для умножения, свертки и т.п.
Многие алгоритмы ЦОС, особенно алгоритмы фильтрации, реализуют в виде устройств с конечной импульсной характеристикой (КИХ). ПЛИС семейств FLEX 6000, FLEX8000 и FLEX10K фирмы Altera позволяют создавать высокопроизводительные и гибкие КИХ-структуры высокого порядка. Из табл. 2 видно, что при решении таких задач ПЛИС обеспечивают на порядок большую производительность, чем ЦСП.
Рассмотрим особенности реализации алгоритмов ЦОС на примере ПЛИС семейств FLEX8000 и FLEX10K с учетом специфики их архитектуры. Линейный алгоритм обработки может быть представлен в следующем виде:
Для линейности фазовой характеристики коэффициенты hn выбираются симметричными относительно центральной величины. Такое построение сокращает число перемножителей. Поскольку компоненты вектора h постоянны для любого алгоритма с фиксированными коэффициентами, то в качестве параллельного векторного перемножителя (ПВП) удобно использовать таблицу перекодировок (ТП, LUT, Look-up table), входящую в состав логического элемента (ЛЭ) ПЛИС [7–10]. Работа параллельного векторного перемножителя описывается уравнением:
y=s1h1+s2h2+s3h3+s4h4
При использовании ТП операция перемножения выполняется параллельно. В качестве примера рассмотрим двухразрядный векторный перемножитель. Пусть вектор коэффициентов h имеет вид
Вектор сигналов s:
Тогда на выходе ПВП
Так же формируется результат P1 в случае четырехразрядных сигналов sn. Частичное произведение P2 вычисляется аналогично, только результат необходимо сдвинуть на один разряд влево.
Структура четырехразрядного ПВП изображена на рис. 2. Очевидно, что с ростом разрядности представления данных возрастает размерность ТП. Следовательно, требуется больше ЛЭ. Так, для восьмиразрядного ПЛП необходимо восемь ТП размерностью 16x8. Операцию умножения на 2 выполняют сдвиговые регистры на выходах промежуточных сумматоров, что обеспечивает конвейеризацию обработки данных и повышает производительность. Регистры входят в состав соответствующих ЛЭ, поэтому сохраняется компактность структуры.
Если необходимо уменьшить число используемых ЛЭ, применяют последовательные алгоритмы. Как и при параллельной структуре фильтра, для вычисления частичных произведений P1, P2,…, PN (N=W+1, W – разрядность данных) используется ТП. Цифровой фильтр обрабатывает только один разряд входного сигнала за такт. Последовательно вычисляемые частичные произведения накапливаются в масштабирующем аккумуляторе. Он сдвигает содержимое вправо на один разряд за каждый такт. После W+1 тактов на выходе появляется результат. Блок управления формирует управляющие сигналы, обеспечивающие корректное выполнение операций.
При увеличении разрядности данных на один бит требуется дополнительная ТП при параллельной архитектуре либо еще один такт обработки при последовательной. Так, достаточную точность представления данных для фильтра с 32 отводами обеспечивает 19-разрядное выходное слово при восьмиразрядных входных данных. Алгоритмы с нечетным числом каскадов получают удалением одного из сдвиговых регистров. Если применять не сумматоры, а вычитатели, то легко построить алгоритм с антисимметричной характеристикой.
ПЛИС семейств FLEX удобны для реализации двухмерных алгоритмов обработки изображений, а также для построения решетчатых структур. Фирма Altera поставляет пакет для разработки Altera DSP Design KIT с набором специализированных программных средств, позволяющих синтезировать требуемую систему и провести моделирование ее работы. Пакет включает библиотеки параметризированных мегафункций, реализующих типовые структуры.
Создание библиотек мегафункций
Разработчики осознают необходимость создания библиотек параметризируемых мегафункций различных устройств, особенно систем ЦОС. Определенные шаги в этом направлении предпринимает фирма Altera. Так, в августе 1995 года стартовала ее программа поддержки партнеров – разработчиков мегафункций (AMPP, Altera Megafunction Partners Program). В 1997 году в ней участвовало более 15 независимых фирм-разработчиков.
Проанализировав номенклатуру мегафункций, выпущенных в рамках программы, можно сказать, что вопросам ЦОС и, в частности, фильтрации в ней уделяется недостаточное внимание. Так, из 18 партнеров AMPP не более четверти представили готовые продукты или заявили о ведущихся разработках в этой области. Основную массу составляют мегафункции стандартных микропроцессоров и микроконтроллеров, устройств обслуживания шинных магистралей (ISA, PCI), сетевых контроллеров и т.д. Типичные предложения средств ЦОС – мегафункции, реализующие быстрые преобразования Фурье и КИХ-фильтры. Например, фирма Vendor объявила о реализации медианного фильтра и фильтра с бесконечной ипульсной характеристикой (БИХ). Лидер в области разработок мегафункций ЦОС – фирма Integrated Silicon Systems (ISS) – создала библиотеки мегафункций БИХ-фильтров, фильтров обработки изображений, медианных фильтров. Разработаны также мегафункции, реализующие некоторые алгоритмы адаптивной обработки. Однако до сих пор нет предложений в области нелинейных, оптимальных и большинства типов адаптивных структур, не реализованы давно известные алгоритмы последовательностной фильтрации.
Между тем потребность в реализации известных и теоретически хорошо обоснованных алгоритмов огромна, тем более что применение импортной элементной базы становится обычным делом и в разработках специального назначения. В этой связи назрела необходимость сформировать цивилизованный российский рынок продуктов для ПЛИС с учетом отечественной специфики и огромного числа устройств, до сих пор не реализованных в виде мегафункций. Определенные шаги в этом направлении предпринимают центр “Логические системы” и кафедра М-5 “Автономные информационные и управляющие системы” МГТУ им. Н.Э.Баумана при методической поддержке АО “Гамма” (Выборг). Планируется создание совместного научно-консультационного центра, основная задача которого – адаптация как широко известных, так и оригинальных алгоритмов обработки сигналов и цифрового управления для реализации на базе ПЛИС фирмы Altera.
Заинтересованные в сотрудничестве организации и лица могут связаться с авторами статьи по адресу: 107005, Москва, 2-я Бауманская улица, д.5, МГТУ им. Н.Э.Баумана, кафедра М-5 “Автономные информационные и управляющие системы”.
Контактный телефон: (095) 263-6736,
E-mail: teshenk@sm.bmstu.ru
ЛИТЕРАТУРА
1. Master selection guide. – Zilog, 1997.
2. Data communications navigational guide. – Zilog, 1997.
3. Микропроцессорный комплект БИС серии К1815 для цифровой обработки сигналов. Справочник. – М.: Радио и связь, 1992.
4. Марков С. Цифровые сигнальные процессоры. Книга 1. – М.: Микроарт, 1996.
5. Цифровые процессоры обработки сигналов. Справочник. – М.: Радио и связь, 1994.
6. Вицын Н. Современные тенденции развития систем автоматизированного проектирования в области электроники. – Chip News, 1997, № 1.
7. Шипулин С.Н. Новые ПЛИС корпорации Altera. – Мир ПК, 1995, № 12.
8. Шипулин С.Н., Храпов В.Ю. ПЛИС фирмы Altera. – Chip News, 1996, № 2.
9. Шипулин С.Н., Буров А.В. Настольная кремниевая фабрика. – Компьютеры + программы (Киев), 1996, № 2.
10. Шипулин С.Н., Храпов В.Ю. Особенности проектирования цифровых схем на ПЛИС. – Chip News, 1996, № 5.
Отзывы читателей
