eng
Выпуск #5/1999
В. Косолапов.
Статические ОЗУ стремятся выжить за счет большей специализации
Статические ОЗУ стремятся выжить за счет большей специализации
Просмотры: 2727
До недавнего времени СОЗУ считались изделиями широкого спроса, находящими применение в разнообразных системах – от бытовой электроники до суперкомпьютеров. Однако в 1996–1997 годах произошел спад объема их продаж. И хотя в 1998-м продажи увеличились на 10%, сегодня изготовители этих изделий в связи с ужесточением условий на рынке вынуждены менять стратегию, сосредоточивая усилия на создании специализированных схем. Для компьютерной техники в основном предназначены СОЗУ с конвейерной передачей и сокращенным временем задержки данных, а для сетевых и связных систем – с нулевой задержкой. Это приводит к появлению более жестких архитектурных решений и сокращению числа поставщиков. Но результат – оптимизированные схемы, отвечающие особым требованиям заказчика.
В основе изменений, происходящих на рынке СОЗУ, – нестабильный спрос и освоение новых областей их применения. В конце 1995–начале 1996 годов поставщики схем СОЗУ процветали: в результате роста производства ПК на базе микропроцессора Pentium и ОС Windows 95 спрос на их изделия, предназначенные для кэш-памяти компьютеров, превосходил предложение. По мере роста тактовой частоты микропроцессоров применение схем СОЗУ становилось лучшим решением проблемы поиска и выборки данных со скоростью, задаваемой центральным процессорным устройством. По оценкам, наличие в ПК кэш-памяти на базе СОЗУ приводит к увеличению системного быстродействия на 15-20%. Чтобы полностью реализовать потенциал микропроцессора, потребовалась кэш-память второго уровня (L2), также выполненная на базе быстродействующего СОЗУ. Изготовители этих схем считали, что до 80% систем на базе Pentium будут поставляться с кэш-памятью второго уровня. В 1995–1996 годах большую часть производственных мощностей, освобождавшихся вследствие свертывания рынка ДОЗУ, переоборудовали под выпуск схем СОЗУ. Но потребность компьютеров в кэш-памяти второго уровня, а следовательно, и в СОЗУ оказалась ниже ожидаемой: лишь 50% вместо прогнозируемых 80%. Системы Pentium низших моделей, выпускавшиеся в крупносерийном производстве, не использовали или не нуждались в таких кэшах. Объем поставок схем СОЗУ намного превысил спрос, что привело к падению цен на них.
Многие поставщики, не сумев устоять на столь слабом рынке, вынуждены были покинуть его. Группа других фирм пыталась сохранить свое положение на рынке, снижая цены на СОЗУ в надежде, что “поток красных чернил” скоро прекратится. Третьи искали новые области применения СОЗУ, например в портативных связных и вычислительных средствах, в системах беспроводной связи.
Сегодня ситуация выровнялась и, согласно прогнозам фирмы Integrated Circuit Engineering (ICE), за период 1998–2003 годов среднегодовые темпы прироста объема продаж СОЗУ будут самыми высокими (16,6%) среди всех типов МОП-схем памяти (табл.1). Основными областями применения СОЗУ по-прежнему останутся ПК и автоматизированное офисное оборудование (табл.2).
Как и для других типов схем памяти, один из важнейших параметров СОЗУ – емкость. Но покупателей в первую очередь привлекает не этот показатель. Действительно, в течение многих лет наибольший объем отгрузок приходился на долю СОЗУ емкостью 64 Кбит и менее. Схемы емкостью 256 Кбит по этому показателю вышли на первое место только в 1994 году. Это можно объяснить тем, что применение СОЗУ большей емкости не всегда оправдано экономически: в бытовой аппаратуре увеличение емкости в два раза приводит к росту производительности лишь на 1–2% при существенном удорожании аппаратуры. Иная ситуация наблюдается для серверов. Здесь при увеличении емкости кэш-памяти в два раза производительность растет на 10%, и затраты могут быть оправданы. В этом году, по оценкам фирмы ICE, изготовители готовой продукции (OEM) перейдут к кэш-памяти емкостью 512 Кбайт, что потребует применения четырех СОЗУ с организацией 32Кх32 бит.
Увеличению объема памяти СОЗУ способствовал и рост числа узлов сетевых систем, объема и типа данных, обмениваемых ими, а также уменьшение допусков на непредсказуемые задержки отклика. Работа центральных процессоров и специализированных схем со словами большей длины привела к применению в СОЗУ более широких (16- и 32-разрядных) шин данных. А поскольку одна из основных характеристик сетевых систем – высокая надежность, схемы памяти все чаще стали выпускать со средствами обеспечения контроля четности.
С переходом к процессору Pentium II фирма Intel стала приобретать СОЗУ и встраивать их в модули центрального процессора (до этого СОЗУ поставлялись на отдельных платах памяти, монтируемых совместно с центральным процессором и другими компонентами на объединительной плате). Следующий шаг – объединение кэш-памяти на одном кристалле с микропроцессором. И этот шаг также первой сделала фирма Intel, выпустив микропроцессор с встроенным СОЗУ – Celeron. Это – младшая модель ряда, в которой требуется кэш-память небольшой емкости, что и облегчило ее интеграцию. Быстродействие встроенного устройства благодаря его специальной конфигурации и работе с более широкими шинами на кристалле оказалось выше, чем у внешнего L2 кэша. Дальнейшему отказу от внешней кэш-памяти второго уровня большой емкости будет способствовать и тенденция к применению в ПК новых быстродействующих типов ДОЗУ. Правда, в рабочих станциях и серверах, выполненных на процессорах Alpha, MIPS, PA-SPARC и SPARC, применение внешних L2 кэш все еще предусмотрено, хотя, по мнению экспертов, и для этих систем размещение памяти на одном кристалле с процессором лишь вопрос времени.
Встроенные СОЗУ стали широко использоваться и в портативных устройствах, где важную роль играет площадь объединительной платы, на которую монтируются память, процессоры и другие компоненты. Поскольку эта площадь ограничена, поневоле напрашивается отказ от “дискретных” СОЗУ в пользу устройств, размещаемых на одном кристалле с микропроцессором или встроенных в специализированные ИС (СпИС). Вместе с тем для портативных устройств необходимость перехода к встроенным СОЗУ не всегда однозначна. Дополнительное проектирование и отладка, требуемые при объединении памяти с другими схемными устройствами, вступают в противоречие с усилиями по сокращению сроков создания системы. При низкой цене современных СОЗУ использование встроенной памяти может оказаться дорогостоящим решением. К тому же, сегодня габариты системы определяет не столько плата, сколько такие элементы, как клавиатура, индикатор, микрофон, акустическая система. Иными словами, любое дополнительное “излишество” системы – телефонная трубка, пейджер, GPS или игровая приставка, индикатор с высоким разрешением – требует увеличения объема памяти для хранения программ и данных и делает неприемлемым применение встроенных СОЗУ.
Современные СОЗУ можно разделить на две основные категории: стандартные и специализированные. СОЗУ первой категории, к которым относят асинхронные, синхронные, быстродействующие и маломощные, в 1998 году выпускали 86 фирм (8769 типономиналов, из них 826 – схемы ограниченного применения). К специализированным СОЗУ относят многопортовые СОЗУ и ассоциативные ЗУ. Многопортовые схемы (всего 1109 типономиналов) выпускают 12 фирм.
Стандартные (общего назначения) СОЗУ. Первые типы таких СОЗУ (которые присутствуют на рынке и сегодня) – асинхронные с интерфейсом, содержащим шины адреса и данных, средства передачи импульсов считывания и записи и выбора схемы. С появлением шин данных шириной более 8 бит поставщики стали добавлять в схемы входы с байтовым разрешением, чтобы обеспечить селективное преобразование данных. Емкость современных асинхронных СОЗУ – от 1К до 4 Мбит, время выборки – от 8 до 150 нс, напряжение питания – 3,3 или 5,0 В.
Улучшение архитектуры микропроцессоров и появление в них шины пакетной передачи данных потребовало применения более совершенных СОЗУ, выполняющих функции кэш-памяти и буферов магазинного (LIFO) и обратного магазинного (FIFO) типов. Изготовители ответили модификацией интерфейса СОЗУ с тем, чтобы обеспечить его синхронную работу с микропроцессором. В синхронных схемах предусмотрены регистры для хранения данных и сигналов управления. Это освобождает другие элементы памяти и позволяет им подготовиться к следующему циклу доступа. В некоторые синхронные схемы встроен многоразрядный счетчик с пакетной адресацией, поддерживающий чередование адресов и линейную последовательность пакетов данных за счет контроля полярности на входе.
Синхронные СОЗУ могут быть со сквозной или конвейерной передачей данных. В обоих случаях адреса и уровень контрольного сигнала защелкиваются на переднем фронте входного тактового импульса. Профили записи-выборки обоих вариантов СОЗУ одинаковы. Различаются схемы значениями времени ожидания при считывании данных, а также максимальным быстродействием. СОЗУ со сквозной передачей данных выводят считываемые данные в течение периода тактового импульса (сразу после переднего фронта) и, как правило, защелкивают эти выходные данные на переднем фронте очередного тактового импульса.
В конвейерных СОЗУ между каскадом усилителя считывания и выходными буферами добавлен банк регистров, обеспечивающих дополнительную задержку на такт до появления на выходе первых достоверных данных. Конвейерные СОЗУ могут работать на более высоких тактовых частотах, чем схемы со сквозной передачей. Это достигнуто благодаря распределению значений времени задержки считывания по многочисленным тактовым импульсам и параллельному выполнению этапов опознания и вывода данных последовательных операций считывания. Конвейерные схемы обеспечивают и большую полосу пропускания памяти.
Первоначально синхронные СОЗУ предназначались для настольных и карманных ПК. Но благодаря низкой стоимости и большому числу поставщиков эти схемы памяти находят применение и в рабочих станциях, и в серверах – т.е. в более сложных системах, работающих под управлением более сложных ОС и выполняющих многочисленные многозадачные прикладные программы и пользовательские транзакции, а также манипулирующих более сложными наборами данных. В этих системах ширина шин данных часто равна х128 (плюс четность), а не х32 или х64, как у ПК. Поскольку пакеты данных кэш первого уровня короче, задержка при выборке стала сильнее влиять на быстродействие системы. Два тактовых импульса на время реверсирования направления между записью и последующим считыванием оказались непозволительной “роскошью”.
Для решения проблемы группа пользователей и изготовителей СОЗУ – Motorola SRAM Users Group (MSUG) разработала архитектуру с сокращенным временем задержки записи (late-write SRAM, или LW СОЗУ). В таких ЗУ, выпускаемых как со сквозной, так и конвейерной передачей данных, время задержки цикла запись – считывание уменьшено, но не устранено. Для них характерен произвольный, задаваемый дифференциальным образом тактовый импульс, что необходимо для достижения высокого быстродействия. Сегодня LW СОЗУ с тактовой частотой 300 МГц фирм Hitachi, IBM, Motorola и Sony находят применение в старших моделях компьютеров. Эти ЗУ также могут использоваться в некоторых сетевых и связных системах. Но в последних, как правило, требуется большее быстродействие.
Быстродействующие СОЗУ. В 1997 году фирма Integrated Devices Technology (IDT) выпустила первую схему СОЗУ с нулевой шинной задержкой – Zero–Bus–Turnaround Synchronous SRAM (ZBT SRAM, или ZBT СОЗУ) емкостью 1 Мбит. При предварительном заполнении адресного конвейера архитектура схемы обеспечивает 100%-ное использование шин данных. Как и в LW-схемах, в ZBT-памяти данные записи и адреса, а также сигналы управления защелкиваются на переднем фронте различных импульсов. Но ZBT-устройства работают со стандартным тактовым импульсом, и временные соотношения всех входных и выходных сигналов заданы относительно его переднего фронта. ZBT СОЗУ также могут быть выполнены со сквозной и конвейерной передачей данных.
Первое поколение ZBT СОЗУ фирмы IDT не имело большого успеха на рынке, и фирма, заключив соглашение о вторичных поставках с Micron Technology и Motorola, возлагает надежды на схемы второго поколения емкостью 4 Мбит. Фирмы-партнеры уже обсудили типы корпусов, разводку выводов, функциональные и технические характеристики, т. е. вопросы стандартизации новой архитектуры 8-М и 16-Мбит ZBT СОЗУ следующих поколений.
Схемы с подобной архитектурой созданы фирмами Alliance Semiconductor (No-Wait), Cypress Semiconductor (No-Bus Latency - NoBL), G-Link Technology (Dual Late Wright), Samsung (NtRAM), Sony (Late Late Write), Toshiba (Double Late Write), Winbond (Zero Wait State) и др. Однако предлагаемые ими решения – не что иное, как попытка обойти право собственности IDT на торговую марку ZBT и продвинуть свою продукцию на переполненный рынок СОЗУ. Все изготовители заявляют о совместимости своих ЗУ, но до начала производства изделия трудно установить соответствие их спецификаций друг другу.
Сегодня максимальная емкость СОЗУ с отсутствием шинной задержки – 4 Мбит. Правда, фирмы Samsung, Sony и Toshiba в конце 1998 года планировали выпустить 8-Мбит образцы. Изготовители утверждают, что СОЗУ с отсутствием шинной задержки могут работать на тактовой частоте до 150 МГц. Сейчас они стремятся увеличить быстродействие выходного буфера и тем самым повысить тактовую частоту. Некоторые фирмы рассматривают альтернативный вариант – применение шины, состоящей из двух частей: одной для входных и другой для выходных данных. Но это потребует дополнительного вывода корпуса и, соответственно, приведет к удорожанию схемы.
Появился вариант интерфейса с более высоким быстродействием, который можно использовать в СОЗУ со стандартной, LW- и ZBT-архитектурой. Речь идет о так называемом СОЗУ с удвоенной скоростью передачи данных – double-data-rate (DDR) SRAM, или DDR СОЗУ, в которых для передачи данных используются оба фронта входного импульса. Такие схемы начали разрабатывать многие фирмы, и уже сегодня первые образцы DDR СОЗУ поставлены потенциальным заказчикам. Предполагается, что рабочая частота этих схем превысит 300 МГц. И, действительно, фирма Micron Technology уже сообщила о поставке образцов 4-Мбит схем на тактовую частоту 400 МГц, предназначенных для кэш рабочих станций и серверов следующего поколения, а также для быстродействующей памяти сетевых и связных устройств. Ведутся работы по увеличению частоты до 450 МГц. По 0,21-мкм технологии изготовлены образцы синхронных СОЗУ емкостью 8 Мбит. Новая схема с шеститранзисторной ячейкой памяти работает в диапазоне тактовых частот от 100 до 200 МГц при напряжении питания 2,5 или 3,3 В.
На Международной конференции по твердотельным схемам (ISSCC) 1999 года фирма IBM сообщила о создании 8-Мбит DDR СОЗУ, работающего на частоте до 940 МГц. Тестовая схема 16-Мбит СОЗУ, также рассчитанного на тактовую частоту 900 МГц, в рамках программы создания микропроцессора Katmai разработана специалистами Intel. Схема изготовлена по 0,18-мкм технологии. Шеститранзисторная ячейка памяти занимает площадь 5,9 мкм2.
Три ведущих поставщика СОЗУ – Cypress Semiconductor, Integrated Device Technology и Micron Technology – объединили усилия с целью создания так называемого QDR (Quad-Data-Rate) СОЗУ, т.е. СОЗУ с учетверенным быстродействием. Для записи и считывания данных в схеме используются различные порты с удвоенной скоростью передачи данных. Это позволяет выполнять четыре операции за один тактовый цикл. По мнению создателей схемы, ее быстродействие достигнет 500 МГц. Новая схема предназначена для коммутаторов и маршрутизаторов, работающих на частотах выше 200 МГц, а также для основной памяти просмотровых таблиц, списков со ссылками и буферной памяти контроллеров. Ее можно отнести к классу специализированных СОЗУ с высокой полосой пропускания: эти схемы предназначены для сетевого оборудования и не пригодны для сотовых телефонов или ПК рабочих станций. Разработчики такого оборудования участвовали в составлении ТУ на эту схему. Поэтому можно надеяться, что они полюбят ее.
Маломощные СОЗУ. Не так давно требование создания быстродействующего СОЗУ с малой потребляемой мощностью считалась противоречивым. Однако сегодня эти два параметра хорошо сочетаются в СОЗУ. Низкая потребляемая мощность становится главным критерием при выборе ИС для пейджеров, сотовых телефонов, персональных цифровых помощников и GPS-приемников. Стремление к снижению потребляемой мощности привело к отказу от четырехтранзисторной и двухрезисторной ячейки (4T2R) в пользу шеститранзисторной (6T), транзисторы которой потребляют большой ток только при переключении. Другие достоинства таких ячеек – высокая надежность и стабильность при воздействии альфа–частиц. Сейчас даже фирмы, не выпускающие маломощные СОЗУ, планируют перейти к изготовлению СОЗУ с 6Т-структурой по 0,25-мкм технологии. Это в значительной степени облегчит задачу изготовления логических устройств, ЗУ и схем, совмещающих функции логики и памяти на одной производственной линии. Такой переход уже осуществляет фирма Cypress Semiconductor, все новые СОЗУ которой имеют 6Т-ячейки. В структуре ячеек предусмотрен также самосовмещенный контакт, позволяющий уменьшить расстояние между металлическим контактом и поликремниевым затвором без их закорачивания.
Одна из особенностей маломощных СОЗУ – отключение питания целой секции схемы при считывании или записи до тех пор, пока не начнется очередной цикл выборки. Чтобы минимизировать ток утечки и не проводить подкачку внутренних разрядной и словарной шин в период между выборками, в схемах предусмотрена настройка внутренних порогов переключения транзистора. Уменьшение тока в нерабочем режиме лишь частично решает проблему снижения мощности. Чтобы свести к минимуму длину дорожек, устранить паразитные емкости и снизить потребляемый ток в активном режиме, разработчики пытаются оптимизировать характеристики за счет уменьшения мощности выходного буфера и скорости переключения, а также регулировки усилителей считывания. Снизить потребляемую мощность при выборке требуемого адреса удается и в результате разбиения матрицы памяти на несколько секций, хотя это и приводит к увеличению числа требуемых устройств декодирования.
Второй путь уменьшения потребляемой мощности – снижение напряжения питания. Широко распространены СОЗУ на напряжение питания 3,3 В и менее. Все большее число новых схем рассчитаны на напряжение менее 3 В, появились и приборы на напряжение менее 2 В. Например, фирма Enable Semiconductor предлагает 1- и 2-Мбит СОЗУ с организацией х8 на напряжение 1,5 В. В этих схемах предусмотрена страничная выборка, что также позволяет снизить потребляемую мощность за счет уменьшения числа адресов, подлежащих последовательной выборке.
Cypress Semiconductor объявила о создании серии маломощных асинхронных СОЗУ с продленным сроком службы батарей питания (More BatteryLife – MoBL). Потребляемая мощность такой схемы на 90% ниже, чем у стандартной маломощной СОЗУ. Напряжение питания – от 3,0 до 1,8 В, потребляемый ток в активном режиме при 1,8 В – 3 мА. Схема серии MoBL с 6Т-ячейкой памяти изготавливается по 0,25-мкм технологии и размещается на кристалле площадью 49 мм2. Она монтируется в корпус с матричным расположением 48 шариковых выводов или в стандартный 44–выводной корпус TSOP-типа. Цена схемы с организацией 128Кх16 и 256Кх8 бит – 5,25 долл. при закупке партии в 10 тыс. штук.
Низкой потребляемой мощностью характеризуются буферы FIFO новой серии SuperSyncII фирмы IDT. СОЗУ емкостью 128 Кбит – 4 Мбит работают на тактовой частоте 133 МГц с временем выборки 7,5; 10 и 15 нс при 3,3 или 5 В. Производство схем было запланировано на январь 1999 года. Цена схемы – от 34,7 до 91,6 долл. при закупке партии в 10 тыс. штук.
Специализированные СОЗУ пока не вызывают столь большого интереса, как другие типы полупроводниковых схем памяти. Пример такого ЗУ – многопортовое СОЗУ, выполняемое на базе стандартных ячеек СОЗУ с дополнительным транзистором на каждую двоичную единицу информации для обеспечения выборки от нескольких источников по шине данных. Концептуально многопортовое СОЗУ работает, как буфер FIFO. Это - мост между шинами различной ширины с различными значениями скорости передачи и длинами передаваемых пакетов данных. В отличие от буферов FIFO- или LIFO-типов, работающих с последовательными потоками данных, многопортовые СОЗУ обеспечивают произвольную выборку адреса любой ячейки памяти на двух портах. Многопортовые СОЗУ могут работать с двумя ведущими компьютерами, двумя процессорами обработки сигнала или двумя локальными процессорами и глобальной интерфейсной шиной, необходимой для одновременного считывания или записи различных адресов памяти.
Основные поставщики многопортовых СОЗУ – Cypress Semiconductor и IDT. Но, к сожалению, их схемы функционально и по разводке выводов несовместимы. Из-за этого при выборе многопортового СОЗУ следует определить, какие нужны порты: асинхронные, синхронные или те и другие. Если выбраны синхронные порты, необходимо установить режим передачи данных: сквозной, конвейерный или оба. Следует также определить степень гибкости интерфейса, число требуемых портов, необходимость контроля по четности и совместимости изделий с различными значениями емкости и напряжения питания.
Другой тип специализированной памяти – ассоциативное ЗУ (АЗУ). Для нахождения адреса и дополнительной, связанной с ним информации, в АЗУ используется последовательность поисковых данных. Запись выполняется с помощью функции обучения, при этом используются любые имеющиеся в распоряжении матричные адреса. Для считывания данных используется последовательность разрядов (компаранд), которая сравнивается с разрядом каждой ячейки. При совпадении схема выводит статус обнаружения (монтажное ИЛИ на всех XNOR-выходах), адрес ячейки и ее данные, а также остаток последовательности. Такой режим возможен благодаря применению в АЗУ ячейки, содержащей восемь или десять транзисторов и два резистора. Функцию XNOR выполняют четыре дополнительные транзистора, расположенные вне структуры СОЗУ.
Пример АЗУ – схемы фирмы Lara Technology емкостью 16Кх64, 8Кх128 и 4Кх256 бит, выполняющие 66–80Ч106 операций поиска в секунду и предназначенные для быстродействующих маршрутизаторов и коммутационных устройств. Схемы работают в синхронном режиме и имеют конвейерную архитектуру, а также не связанный с логикой интерфейс с СОЗУ. Сдвоенные АЗУ фирмы могут использоваться в качестве кэш-памяти второго уровня.
Схемы АЗУ выпускают также фирмы Kawasaki LSI, , Music Semiconductor, NetLogic Systems. Как и многопортовые СОЗУ, ЗУ этих фирм несовместимы. При выборе АЗУ следует в первую очередь ориентироваться на такие параметры, как емкость, ширина внутренней шины данных, возможность расширения глубины и ширины шины путем объединения нескольких АЗУ, быстродействие, способность к обучению новым данным, число масочных регистров, наличие отдельных портов компаранда, результата и команд для обеспечения максимальной пропускной способности, ширина шины каждого порта интерфейса.
На рынке представлены и другие типы специализированных СОЗУ. Например, интерфейсное СОЗУ фирм Integrated Silicon Solution (ISSI) и Motorola емкостью 3 Мбит с организацией х24 для процессоров сигнала фирмы Motorola. ISSI также выпустила интерфейсную схему памяти типа Trailblazer емкостью 64Кх16 бит. Схема обеспечивает прямое соединение с 133-МГц процессорами сигнала (DSP) TMS320LC5x и TMS320LC54x фирмы Texas Instruments без связывающей логики и с нулевым временем ожидания. Она выполняет функцию моста между несколькими процессорами, обеспечивая передачу всех циклов с первичного порта процессора DSP на вторичный.
Возможные конкуренты СОЗУ. Какая-либо альтернатива СОЗУ сегодня отсутствует. Правда, разрабатываемые новые архитектуры ДОЗУ (синхронные, Rambus и др.), обеспечивающие работу на частоте 200 МГц и выше, могут составить СОЗУ конкуренцию в младших моделях ПК. Интересный новый тип оперативной памяти, способной заменить традиционные СОЗУ, предложила фирма Mosys. Интерфейс схемы памяти с однотранзисторной ячейкой типа MСache подобен интерфейсу СОЗУ. Это позволило отказаться от внешнего контроля процесса регенерации, требовавшегося в первом поколении схем c такой архитектурой. Однотранзисторное СОЗУ полностью эмулирует работу синхронного СОЗУ, но не обеспечивает произвольность выборки и режим с нулевым состоянием ожидания. Фирма Mosys выпустила 2М- и 4-Мбит образцы, работающие на тактовой частоте 133 МГц. Сейчас фирма планирует увеличить быстродействие и создать вариант схемы без задержки передачи данных.
ЛИТЕРАТУРА
Status`99.
Master`99.
Dipert B. SRAMs Strive to Specialize. – EDN.11.05.98, p.1-14.
MacLellan A. Cypress Expands its Static-Memory Product Line.–Electronic Buyer`s News, 1998, 12/04, p.1 - 2.
Micron Samples 400-MHz 4-Megabit DDR SRAM. – Semiconductor Business News, 1998, 9/22
www.ebnonline.com/section/090798/news2.html.
D.Lammers. Intel Sticks with Aluminium at 0.18 microns. – EE Times, 1998, 12/09, p. 1 – 3.
Многие поставщики, не сумев устоять на столь слабом рынке, вынуждены были покинуть его. Группа других фирм пыталась сохранить свое положение на рынке, снижая цены на СОЗУ в надежде, что “поток красных чернил” скоро прекратится. Третьи искали новые области применения СОЗУ, например в портативных связных и вычислительных средствах, в системах беспроводной связи.
Сегодня ситуация выровнялась и, согласно прогнозам фирмы Integrated Circuit Engineering (ICE), за период 1998–2003 годов среднегодовые темпы прироста объема продаж СОЗУ будут самыми высокими (16,6%) среди всех типов МОП-схем памяти (табл.1). Основными областями применения СОЗУ по-прежнему останутся ПК и автоматизированное офисное оборудование (табл.2).
Как и для других типов схем памяти, один из важнейших параметров СОЗУ – емкость. Но покупателей в первую очередь привлекает не этот показатель. Действительно, в течение многих лет наибольший объем отгрузок приходился на долю СОЗУ емкостью 64 Кбит и менее. Схемы емкостью 256 Кбит по этому показателю вышли на первое место только в 1994 году. Это можно объяснить тем, что применение СОЗУ большей емкости не всегда оправдано экономически: в бытовой аппаратуре увеличение емкости в два раза приводит к росту производительности лишь на 1–2% при существенном удорожании аппаратуры. Иная ситуация наблюдается для серверов. Здесь при увеличении емкости кэш-памяти в два раза производительность растет на 10%, и затраты могут быть оправданы. В этом году, по оценкам фирмы ICE, изготовители готовой продукции (OEM) перейдут к кэш-памяти емкостью 512 Кбайт, что потребует применения четырех СОЗУ с организацией 32Кх32 бит.
Увеличению объема памяти СОЗУ способствовал и рост числа узлов сетевых систем, объема и типа данных, обмениваемых ими, а также уменьшение допусков на непредсказуемые задержки отклика. Работа центральных процессоров и специализированных схем со словами большей длины привела к применению в СОЗУ более широких (16- и 32-разрядных) шин данных. А поскольку одна из основных характеристик сетевых систем – высокая надежность, схемы памяти все чаще стали выпускать со средствами обеспечения контроля четности.
С переходом к процессору Pentium II фирма Intel стала приобретать СОЗУ и встраивать их в модули центрального процессора (до этого СОЗУ поставлялись на отдельных платах памяти, монтируемых совместно с центральным процессором и другими компонентами на объединительной плате). Следующий шаг – объединение кэш-памяти на одном кристалле с микропроцессором. И этот шаг также первой сделала фирма Intel, выпустив микропроцессор с встроенным СОЗУ – Celeron. Это – младшая модель ряда, в которой требуется кэш-память небольшой емкости, что и облегчило ее интеграцию. Быстродействие встроенного устройства благодаря его специальной конфигурации и работе с более широкими шинами на кристалле оказалось выше, чем у внешнего L2 кэша. Дальнейшему отказу от внешней кэш-памяти второго уровня большой емкости будет способствовать и тенденция к применению в ПК новых быстродействующих типов ДОЗУ. Правда, в рабочих станциях и серверах, выполненных на процессорах Alpha, MIPS, PA-SPARC и SPARC, применение внешних L2 кэш все еще предусмотрено, хотя, по мнению экспертов, и для этих систем размещение памяти на одном кристалле с процессором лишь вопрос времени.
Встроенные СОЗУ стали широко использоваться и в портативных устройствах, где важную роль играет площадь объединительной платы, на которую монтируются память, процессоры и другие компоненты. Поскольку эта площадь ограничена, поневоле напрашивается отказ от “дискретных” СОЗУ в пользу устройств, размещаемых на одном кристалле с микропроцессором или встроенных в специализированные ИС (СпИС). Вместе с тем для портативных устройств необходимость перехода к встроенным СОЗУ не всегда однозначна. Дополнительное проектирование и отладка, требуемые при объединении памяти с другими схемными устройствами, вступают в противоречие с усилиями по сокращению сроков создания системы. При низкой цене современных СОЗУ использование встроенной памяти может оказаться дорогостоящим решением. К тому же, сегодня габариты системы определяет не столько плата, сколько такие элементы, как клавиатура, индикатор, микрофон, акустическая система. Иными словами, любое дополнительное “излишество” системы – телефонная трубка, пейджер, GPS или игровая приставка, индикатор с высоким разрешением – требует увеличения объема памяти для хранения программ и данных и делает неприемлемым применение встроенных СОЗУ.
Современные СОЗУ можно разделить на две основные категории: стандартные и специализированные. СОЗУ первой категории, к которым относят асинхронные, синхронные, быстродействующие и маломощные, в 1998 году выпускали 86 фирм (8769 типономиналов, из них 826 – схемы ограниченного применения). К специализированным СОЗУ относят многопортовые СОЗУ и ассоциативные ЗУ. Многопортовые схемы (всего 1109 типономиналов) выпускают 12 фирм.
Стандартные (общего назначения) СОЗУ. Первые типы таких СОЗУ (которые присутствуют на рынке и сегодня) – асинхронные с интерфейсом, содержащим шины адреса и данных, средства передачи импульсов считывания и записи и выбора схемы. С появлением шин данных шириной более 8 бит поставщики стали добавлять в схемы входы с байтовым разрешением, чтобы обеспечить селективное преобразование данных. Емкость современных асинхронных СОЗУ – от 1К до 4 Мбит, время выборки – от 8 до 150 нс, напряжение питания – 3,3 или 5,0 В.
Улучшение архитектуры микропроцессоров и появление в них шины пакетной передачи данных потребовало применения более совершенных СОЗУ, выполняющих функции кэш-памяти и буферов магазинного (LIFO) и обратного магазинного (FIFO) типов. Изготовители ответили модификацией интерфейса СОЗУ с тем, чтобы обеспечить его синхронную работу с микропроцессором. В синхронных схемах предусмотрены регистры для хранения данных и сигналов управления. Это освобождает другие элементы памяти и позволяет им подготовиться к следующему циклу доступа. В некоторые синхронные схемы встроен многоразрядный счетчик с пакетной адресацией, поддерживающий чередование адресов и линейную последовательность пакетов данных за счет контроля полярности на входе.
Синхронные СОЗУ могут быть со сквозной или конвейерной передачей данных. В обоих случаях адреса и уровень контрольного сигнала защелкиваются на переднем фронте входного тактового импульса. Профили записи-выборки обоих вариантов СОЗУ одинаковы. Различаются схемы значениями времени ожидания при считывании данных, а также максимальным быстродействием. СОЗУ со сквозной передачей данных выводят считываемые данные в течение периода тактового импульса (сразу после переднего фронта) и, как правило, защелкивают эти выходные данные на переднем фронте очередного тактового импульса.
В конвейерных СОЗУ между каскадом усилителя считывания и выходными буферами добавлен банк регистров, обеспечивающих дополнительную задержку на такт до появления на выходе первых достоверных данных. Конвейерные СОЗУ могут работать на более высоких тактовых частотах, чем схемы со сквозной передачей. Это достигнуто благодаря распределению значений времени задержки считывания по многочисленным тактовым импульсам и параллельному выполнению этапов опознания и вывода данных последовательных операций считывания. Конвейерные схемы обеспечивают и большую полосу пропускания памяти.
Первоначально синхронные СОЗУ предназначались для настольных и карманных ПК. Но благодаря низкой стоимости и большому числу поставщиков эти схемы памяти находят применение и в рабочих станциях, и в серверах – т.е. в более сложных системах, работающих под управлением более сложных ОС и выполняющих многочисленные многозадачные прикладные программы и пользовательские транзакции, а также манипулирующих более сложными наборами данных. В этих системах ширина шин данных часто равна х128 (плюс четность), а не х32 или х64, как у ПК. Поскольку пакеты данных кэш первого уровня короче, задержка при выборке стала сильнее влиять на быстродействие системы. Два тактовых импульса на время реверсирования направления между записью и последующим считыванием оказались непозволительной “роскошью”.
Для решения проблемы группа пользователей и изготовителей СОЗУ – Motorola SRAM Users Group (MSUG) разработала архитектуру с сокращенным временем задержки записи (late-write SRAM, или LW СОЗУ). В таких ЗУ, выпускаемых как со сквозной, так и конвейерной передачей данных, время задержки цикла запись – считывание уменьшено, но не устранено. Для них характерен произвольный, задаваемый дифференциальным образом тактовый импульс, что необходимо для достижения высокого быстродействия. Сегодня LW СОЗУ с тактовой частотой 300 МГц фирм Hitachi, IBM, Motorola и Sony находят применение в старших моделях компьютеров. Эти ЗУ также могут использоваться в некоторых сетевых и связных системах. Но в последних, как правило, требуется большее быстродействие.
Быстродействующие СОЗУ. В 1997 году фирма Integrated Devices Technology (IDT) выпустила первую схему СОЗУ с нулевой шинной задержкой – Zero–Bus–Turnaround Synchronous SRAM (ZBT SRAM, или ZBT СОЗУ) емкостью 1 Мбит. При предварительном заполнении адресного конвейера архитектура схемы обеспечивает 100%-ное использование шин данных. Как и в LW-схемах, в ZBT-памяти данные записи и адреса, а также сигналы управления защелкиваются на переднем фронте различных импульсов. Но ZBT-устройства работают со стандартным тактовым импульсом, и временные соотношения всех входных и выходных сигналов заданы относительно его переднего фронта. ZBT СОЗУ также могут быть выполнены со сквозной и конвейерной передачей данных.
Первое поколение ZBT СОЗУ фирмы IDT не имело большого успеха на рынке, и фирма, заключив соглашение о вторичных поставках с Micron Technology и Motorola, возлагает надежды на схемы второго поколения емкостью 4 Мбит. Фирмы-партнеры уже обсудили типы корпусов, разводку выводов, функциональные и технические характеристики, т. е. вопросы стандартизации новой архитектуры 8-М и 16-Мбит ZBT СОЗУ следующих поколений.
Схемы с подобной архитектурой созданы фирмами Alliance Semiconductor (No-Wait), Cypress Semiconductor (No-Bus Latency - NoBL), G-Link Technology (Dual Late Wright), Samsung (NtRAM), Sony (Late Late Write), Toshiba (Double Late Write), Winbond (Zero Wait State) и др. Однако предлагаемые ими решения – не что иное, как попытка обойти право собственности IDT на торговую марку ZBT и продвинуть свою продукцию на переполненный рынок СОЗУ. Все изготовители заявляют о совместимости своих ЗУ, но до начала производства изделия трудно установить соответствие их спецификаций друг другу.
Сегодня максимальная емкость СОЗУ с отсутствием шинной задержки – 4 Мбит. Правда, фирмы Samsung, Sony и Toshiba в конце 1998 года планировали выпустить 8-Мбит образцы. Изготовители утверждают, что СОЗУ с отсутствием шинной задержки могут работать на тактовой частоте до 150 МГц. Сейчас они стремятся увеличить быстродействие выходного буфера и тем самым повысить тактовую частоту. Некоторые фирмы рассматривают альтернативный вариант – применение шины, состоящей из двух частей: одной для входных и другой для выходных данных. Но это потребует дополнительного вывода корпуса и, соответственно, приведет к удорожанию схемы.
Появился вариант интерфейса с более высоким быстродействием, который можно использовать в СОЗУ со стандартной, LW- и ZBT-архитектурой. Речь идет о так называемом СОЗУ с удвоенной скоростью передачи данных – double-data-rate (DDR) SRAM, или DDR СОЗУ, в которых для передачи данных используются оба фронта входного импульса. Такие схемы начали разрабатывать многие фирмы, и уже сегодня первые образцы DDR СОЗУ поставлены потенциальным заказчикам. Предполагается, что рабочая частота этих схем превысит 300 МГц. И, действительно, фирма Micron Technology уже сообщила о поставке образцов 4-Мбит схем на тактовую частоту 400 МГц, предназначенных для кэш рабочих станций и серверов следующего поколения, а также для быстродействующей памяти сетевых и связных устройств. Ведутся работы по увеличению частоты до 450 МГц. По 0,21-мкм технологии изготовлены образцы синхронных СОЗУ емкостью 8 Мбит. Новая схема с шеститранзисторной ячейкой памяти работает в диапазоне тактовых частот от 100 до 200 МГц при напряжении питания 2,5 или 3,3 В.
На Международной конференции по твердотельным схемам (ISSCC) 1999 года фирма IBM сообщила о создании 8-Мбит DDR СОЗУ, работающего на частоте до 940 МГц. Тестовая схема 16-Мбит СОЗУ, также рассчитанного на тактовую частоту 900 МГц, в рамках программы создания микропроцессора Katmai разработана специалистами Intel. Схема изготовлена по 0,18-мкм технологии. Шеститранзисторная ячейка памяти занимает площадь 5,9 мкм2.
Три ведущих поставщика СОЗУ – Cypress Semiconductor, Integrated Device Technology и Micron Technology – объединили усилия с целью создания так называемого QDR (Quad-Data-Rate) СОЗУ, т.е. СОЗУ с учетверенным быстродействием. Для записи и считывания данных в схеме используются различные порты с удвоенной скоростью передачи данных. Это позволяет выполнять четыре операции за один тактовый цикл. По мнению создателей схемы, ее быстродействие достигнет 500 МГц. Новая схема предназначена для коммутаторов и маршрутизаторов, работающих на частотах выше 200 МГц, а также для основной памяти просмотровых таблиц, списков со ссылками и буферной памяти контроллеров. Ее можно отнести к классу специализированных СОЗУ с высокой полосой пропускания: эти схемы предназначены для сетевого оборудования и не пригодны для сотовых телефонов или ПК рабочих станций. Разработчики такого оборудования участвовали в составлении ТУ на эту схему. Поэтому можно надеяться, что они полюбят ее.
Маломощные СОЗУ. Не так давно требование создания быстродействующего СОЗУ с малой потребляемой мощностью считалась противоречивым. Однако сегодня эти два параметра хорошо сочетаются в СОЗУ. Низкая потребляемая мощность становится главным критерием при выборе ИС для пейджеров, сотовых телефонов, персональных цифровых помощников и GPS-приемников. Стремление к снижению потребляемой мощности привело к отказу от четырехтранзисторной и двухрезисторной ячейки (4T2R) в пользу шеститранзисторной (6T), транзисторы которой потребляют большой ток только при переключении. Другие достоинства таких ячеек – высокая надежность и стабильность при воздействии альфа–частиц. Сейчас даже фирмы, не выпускающие маломощные СОЗУ, планируют перейти к изготовлению СОЗУ с 6Т-структурой по 0,25-мкм технологии. Это в значительной степени облегчит задачу изготовления логических устройств, ЗУ и схем, совмещающих функции логики и памяти на одной производственной линии. Такой переход уже осуществляет фирма Cypress Semiconductor, все новые СОЗУ которой имеют 6Т-ячейки. В структуре ячеек предусмотрен также самосовмещенный контакт, позволяющий уменьшить расстояние между металлическим контактом и поликремниевым затвором без их закорачивания.
Одна из особенностей маломощных СОЗУ – отключение питания целой секции схемы при считывании или записи до тех пор, пока не начнется очередной цикл выборки. Чтобы минимизировать ток утечки и не проводить подкачку внутренних разрядной и словарной шин в период между выборками, в схемах предусмотрена настройка внутренних порогов переключения транзистора. Уменьшение тока в нерабочем режиме лишь частично решает проблему снижения мощности. Чтобы свести к минимуму длину дорожек, устранить паразитные емкости и снизить потребляемый ток в активном режиме, разработчики пытаются оптимизировать характеристики за счет уменьшения мощности выходного буфера и скорости переключения, а также регулировки усилителей считывания. Снизить потребляемую мощность при выборке требуемого адреса удается и в результате разбиения матрицы памяти на несколько секций, хотя это и приводит к увеличению числа требуемых устройств декодирования.
Второй путь уменьшения потребляемой мощности – снижение напряжения питания. Широко распространены СОЗУ на напряжение питания 3,3 В и менее. Все большее число новых схем рассчитаны на напряжение менее 3 В, появились и приборы на напряжение менее 2 В. Например, фирма Enable Semiconductor предлагает 1- и 2-Мбит СОЗУ с организацией х8 на напряжение 1,5 В. В этих схемах предусмотрена страничная выборка, что также позволяет снизить потребляемую мощность за счет уменьшения числа адресов, подлежащих последовательной выборке.
Cypress Semiconductor объявила о создании серии маломощных асинхронных СОЗУ с продленным сроком службы батарей питания (More BatteryLife – MoBL). Потребляемая мощность такой схемы на 90% ниже, чем у стандартной маломощной СОЗУ. Напряжение питания – от 3,0 до 1,8 В, потребляемый ток в активном режиме при 1,8 В – 3 мА. Схема серии MoBL с 6Т-ячейкой памяти изготавливается по 0,25-мкм технологии и размещается на кристалле площадью 49 мм2. Она монтируется в корпус с матричным расположением 48 шариковых выводов или в стандартный 44–выводной корпус TSOP-типа. Цена схемы с организацией 128Кх16 и 256Кх8 бит – 5,25 долл. при закупке партии в 10 тыс. штук.
Низкой потребляемой мощностью характеризуются буферы FIFO новой серии SuperSyncII фирмы IDT. СОЗУ емкостью 128 Кбит – 4 Мбит работают на тактовой частоте 133 МГц с временем выборки 7,5; 10 и 15 нс при 3,3 или 5 В. Производство схем было запланировано на январь 1999 года. Цена схемы – от 34,7 до 91,6 долл. при закупке партии в 10 тыс. штук.
Специализированные СОЗУ пока не вызывают столь большого интереса, как другие типы полупроводниковых схем памяти. Пример такого ЗУ – многопортовое СОЗУ, выполняемое на базе стандартных ячеек СОЗУ с дополнительным транзистором на каждую двоичную единицу информации для обеспечения выборки от нескольких источников по шине данных. Концептуально многопортовое СОЗУ работает, как буфер FIFO. Это - мост между шинами различной ширины с различными значениями скорости передачи и длинами передаваемых пакетов данных. В отличие от буферов FIFO- или LIFO-типов, работающих с последовательными потоками данных, многопортовые СОЗУ обеспечивают произвольную выборку адреса любой ячейки памяти на двух портах. Многопортовые СОЗУ могут работать с двумя ведущими компьютерами, двумя процессорами обработки сигнала или двумя локальными процессорами и глобальной интерфейсной шиной, необходимой для одновременного считывания или записи различных адресов памяти.
Основные поставщики многопортовых СОЗУ – Cypress Semiconductor и IDT. Но, к сожалению, их схемы функционально и по разводке выводов несовместимы. Из-за этого при выборе многопортового СОЗУ следует определить, какие нужны порты: асинхронные, синхронные или те и другие. Если выбраны синхронные порты, необходимо установить режим передачи данных: сквозной, конвейерный или оба. Следует также определить степень гибкости интерфейса, число требуемых портов, необходимость контроля по четности и совместимости изделий с различными значениями емкости и напряжения питания.
Другой тип специализированной памяти – ассоциативное ЗУ (АЗУ). Для нахождения адреса и дополнительной, связанной с ним информации, в АЗУ используется последовательность поисковых данных. Запись выполняется с помощью функции обучения, при этом используются любые имеющиеся в распоряжении матричные адреса. Для считывания данных используется последовательность разрядов (компаранд), которая сравнивается с разрядом каждой ячейки. При совпадении схема выводит статус обнаружения (монтажное ИЛИ на всех XNOR-выходах), адрес ячейки и ее данные, а также остаток последовательности. Такой режим возможен благодаря применению в АЗУ ячейки, содержащей восемь или десять транзисторов и два резистора. Функцию XNOR выполняют четыре дополнительные транзистора, расположенные вне структуры СОЗУ.
Пример АЗУ – схемы фирмы Lara Technology емкостью 16Кх64, 8Кх128 и 4Кх256 бит, выполняющие 66–80Ч106 операций поиска в секунду и предназначенные для быстродействующих маршрутизаторов и коммутационных устройств. Схемы работают в синхронном режиме и имеют конвейерную архитектуру, а также не связанный с логикой интерфейс с СОЗУ. Сдвоенные АЗУ фирмы могут использоваться в качестве кэш-памяти второго уровня.
Схемы АЗУ выпускают также фирмы Kawasaki LSI, , Music Semiconductor, NetLogic Systems. Как и многопортовые СОЗУ, ЗУ этих фирм несовместимы. При выборе АЗУ следует в первую очередь ориентироваться на такие параметры, как емкость, ширина внутренней шины данных, возможность расширения глубины и ширины шины путем объединения нескольких АЗУ, быстродействие, способность к обучению новым данным, число масочных регистров, наличие отдельных портов компаранда, результата и команд для обеспечения максимальной пропускной способности, ширина шины каждого порта интерфейса.
На рынке представлены и другие типы специализированных СОЗУ. Например, интерфейсное СОЗУ фирм Integrated Silicon Solution (ISSI) и Motorola емкостью 3 Мбит с организацией х24 для процессоров сигнала фирмы Motorola. ISSI также выпустила интерфейсную схему памяти типа Trailblazer емкостью 64Кх16 бит. Схема обеспечивает прямое соединение с 133-МГц процессорами сигнала (DSP) TMS320LC5x и TMS320LC54x фирмы Texas Instruments без связывающей логики и с нулевым временем ожидания. Она выполняет функцию моста между несколькими процессорами, обеспечивая передачу всех циклов с первичного порта процессора DSP на вторичный.
Возможные конкуренты СОЗУ. Какая-либо альтернатива СОЗУ сегодня отсутствует. Правда, разрабатываемые новые архитектуры ДОЗУ (синхронные, Rambus и др.), обеспечивающие работу на частоте 200 МГц и выше, могут составить СОЗУ конкуренцию в младших моделях ПК. Интересный новый тип оперативной памяти, способной заменить традиционные СОЗУ, предложила фирма Mosys. Интерфейс схемы памяти с однотранзисторной ячейкой типа MСache подобен интерфейсу СОЗУ. Это позволило отказаться от внешнего контроля процесса регенерации, требовавшегося в первом поколении схем c такой архитектурой. Однотранзисторное СОЗУ полностью эмулирует работу синхронного СОЗУ, но не обеспечивает произвольность выборки и режим с нулевым состоянием ожидания. Фирма Mosys выпустила 2М- и 4-Мбит образцы, работающие на тактовой частоте 133 МГц. Сейчас фирма планирует увеличить быстродействие и создать вариант схемы без задержки передачи данных.
ЛИТЕРАТУРА
Status`99.
Master`99.
Dipert B. SRAMs Strive to Specialize. – EDN.11.05.98, p.1-14.
MacLellan A. Cypress Expands its Static-Memory Product Line.–Electronic Buyer`s News, 1998, 12/04, p.1 - 2.
Micron Samples 400-MHz 4-Megabit DDR SRAM. – Semiconductor Business News, 1998, 9/22
www.ebnonline.com/section/090798/news2.html.
D.Lammers. Intel Sticks with Aluminium at 0.18 microns. – EE Times, 1998, 12/09, p. 1 – 3.
Отзывы читателей
