eng
Выпуск #2/2016
А.Коротков, Д.Морозов, М.Пилипко, И.Пятак, Д.Буданов
Аналого-цифровые преобразователи для беспроводных систем связи: опыт разработки
Аналого-цифровые преобразователи для беспроводных систем связи: опыт разработки
Просмотры: 3072
Рассмотрены основные архитектуры АЦП для коммуникационных систем и наиболее интересные разработки Центра проектирования интегральных схем, который входит в состав кафедры "Интегральная электроника" Санкт-Петербургского политехнического университета Петра Великого, в области аналого-цифровых преобразователей.
Т
ребования, которые предъявляются к коммуникационным системам последних поколений, а именно, высокая скорость передачи информации, низкое энергопотребление, компактность и минимальное число необходимых компонентов, определяют выбор архитектуры используемого в приемном тракте аналого-цифрового преобразователя. На сегодняшний день наиболее популярны две архитектуры АЦП – дельта-сигма и конвейерная. Кроме того, в системах связи применяют АЦП параллельного типа. У каждой архитектуры свои преимущества и недостатки, которые необходимо учитывать в конкретном приложении.
Дельта-сигма АЦП
В беспроводных приложениях широкое применение находят АЦП следящего типа на основе дельта-сигма модуляторов. Такие АЦП состоят из дельта-сигма модулятора и кодирующего устройства, в качестве которого обычно используют цифровой децимирующий фильтр. Модулятор содержит один или несколько интеграторов и квантователь, охваченные отрицательной обратной связью, подключенной к сумматору на входе модулятора. Модулятор выполняет тактируемое следящее преобразование с интегрированием и уравновешиванием непрерывного входного сигнала в последовательность импульсов напряжения высокого и низкого уровней. Децимирующий фильтр преобразует полученную импульсную последовательность в многоразрядный цифровой код.
Высокое значение передискретизации дельта-сигма АЦП позволяет использовать простые аналоговые фильтры защиты от наложения спектров, что экономит потребляемую энергию и занимаемую площадь. Однако при этом требуется дополнительная цифровая фильтрация. Дельта-сигма АЦП обладают низкой потребляемой мощностью при высоком разрешении, которое в зависимости от диапазона рабочих частот может составлять до 16 и более разрядов. Такие АЦП используются в диапазоне частот до сотен килогерц и обладают линейностью передаточной характеристики, низкой потребляемой мощностью, малой площадью кристалла.
Свойства дельта-сигма АЦП главным образом определяются характеристиками дельта-сигма модулятора, так как аналоговый сигнал преобразуется в цифровой в модуляторе. Центром проектирования интегральных схем накоплен обширный опыт разработки интегральных схем дельта-сигма модуляторов [1, 2].
Авторами предложена схема дельта-сигма модулятора второго порядка, состоящая из двух интеграторов, компаратора с одиночным выходом и цепей обратной связи (рис.1). В цепях обратной связи используются ключи, коммутирующие одно из опорных напряжений узлов Uоп+ или Uоп– в зависимости от полярности выходного сигнала компаратора Uвых и рассматриваемого плеча балансной структуры. Интеграторы представлены цепями на переключаемых конденсаторах с двухфазным управлением на основе дифференциальных по входу и выходу операционных транскондуктивных КМОП-усилителей (на рис.1 обозначены треугольными блоками).
При использовании операционного усилителя в составе дельта-сигма модулятора не предполагается работа усилителя на резистивную нагрузку, следовательно, не требуется малое выходное сопротивление. В данном применении в операционном усилителе обычно нет выходного каскада повторителя напряжения. Строго говоря, такой усилитель не относится к классу источников напряжения, это источник тока, управляемый напряжением, то есть операционный транскондуктивный усилитель. Поскольку частотные характеристики операционных транскондуктивных усилителей определяют полосу рабочих частот дельта-сигма модулятора, важно, чтобы эти усилители были широкополосными и обладали высоким коэффициентом усиления по напряжению в области низких частот для снижения шума квантования. Фазы коммутации ключей показаны цифрами 1 и 2 (см. рис.1). Компаратор реализуется в виде КМОП-схемы на основе дифференциального каскада.
Кристалл дельта-сигма модулятора площадью 1,2 мм 2 был изготовлен по технологии с топологическими нормами 180 нм (рис.2). По результатам эксперимента был снят спектр выходного сигнала (рис.3). Динамический диапазон модулятора составил 56,0 дБ, что обеспечивает АЦП разрешающую способность девять разрядов при тактовой частоте 50 МГц. Потребляемая мощность интегральной схемы не превышает 33,0 мВт.
Конвейерные АЦП
Конвейерный АЦП состоит из последовательного ряда каскадов, каждый из которых содержит АЦП низкого разрешения, ЦАП и усилитель. Конвейерные АЦП в коммуникационных системах обычно применяют для энергоэффективного высокоскоростного преобразования широкополосных входных сигналов (например, в диапазоне 10…100 МГц). Частоту выборки АЦП выбирают с таким расчетом, чтобы коэффициент передискретизации был достаточно малым (в диапазоне от 2 до 4). Стандартное разрешение конвейерных АЦП находится в диапазоне 8…14 бит.
Центром выполнен ряд работ в области проектирования конвейерных АЦП на основе КМОП-технологии [3–7]. Один из примеров – 14-разрядный АЦП с частотой дискретизации 100 МГц, в котором реализована схема с использованием принципа временного перемежения для двухфазных цепей на переключаемых конденсаторах. Ядро АЦП дифференциального типа реализовано на основе схем на переключаемых конденсаторах и операционных транскондуктивных усилителях в виде конвейерной архитектуры (рис.4). В состав АЦП входят схемы формирования тактовых сигналов, устройство выборки-хранения (УВХ), двенадцать 1,5-битных каскадов (рис.5), блок формирования некорректированного выходного кода (БФНВК).
БФНВК синхронизирует выходные сигналы каскадов конвейера. С выхода БФНВК сигналы подаются на внешнюю схему цифровой калибровки и коррекции, которая позволяет повысить соотношение сигнал-шум с 55 до 70 дБ. Предложенная цифровая калибровка позволяет снизить "ошибку памяти" путем подстройки калибровочных коэффициентов и уменьшить влияние ошибки усиления каскадов конвейера. Калибровка реализована как на алгоритмическом, так и на схемотехническом уровнях. Дополнительно планируется введение схемы цифровой предварительной калибровки и коррекции, компенсирующей ошибку усиления каскадов, а также фоновой цифро-аналоговой калибровки с использованием псевдослучайной последовательности. Фоновая калибровка позволяет корректировать ошибки одновременно с аналого-цифровым преобразованием.
Все операционные транскондуктивные усилители в схеме имеют коэффициент усиления 80 дБ, но различаются нагрузочной способностью (потребляемым током). В составе УВХ и в каскадах 1–4 используются конденсаторы емкостью 0,8 пФ, в каскадах 5–8 – 0,6 пФ, а в каскадах 9–12 – 0,4 пФ (см. рис.4). Поскольку предполагается использовать внешнюю схему цифровой калибровки, то на кристалле АЦП предусмотрены по два вывода с каждого 1,5-битного каскада. С помощью сдвигового регистра в составе БФНВК устранена задержка появления с разных 1,5-битных каскадов выходных сигналов, соответствующих одному выходному сигналу УВХ.
По результатам моделирования потребляемая мощность АЦП составила не более 300 мВт, полоса пропускания операционных усилителей достигает 500 МГц, рабочий диапазон температур от –40 до 85°C.
Кристалл 14-разрядного конвейерного АЦП был изготовлен по технологии с топологическими нормами 180 нм (рис.6). Площадь кристалла составляет 2,8 мм 2.
Параллельные АЦП
Для достижения максимальной скорости обработки сигнала в современных системах связи применяют быстродействующие параллельные АЦП. В Центре разработан 8-разрядный параллельный АЦП с частотой дискретизации до 300 МГц. Особенность схемотехнического решения, реализованного в этой микросхеме, заключается в использовании трех компараторов и мажорирующего элемента для формирования каждого разряда термометрического кода Y (рис.7), благодаря чему удается снизить дифференциальную нелинейность.
Кристалл 8-разрядного параллельного АЦП был изготовлен по технологии с топологическими нормами 180 нм (рис.8). Площадь кристалла составила 2 мм 2.
По результатам измерений эффективное число разрядов параллельного АЦП составило не менее 5,3 бит, дифференциальная нелинейность – 0,02 бит, а потребляемая мощность – 112 мВт.
ЛИТЕРАТУРА
1. Коротков А.С., Теленков М.В. Моделирование дельта-сигма модуляторов на переключаемых конденсаторах с учетом линейных и нелинейных свойств элементов // Микроэлектроника. 2007. Т. 36. № 1. С. 66–77.
2. Коротков А.С., Пилипко М.М., Морозов Д.В., Хауэр Й. Дельта-сигма модулятор с частотой дискретизации 50 МГц на основе 0.18 мкм КМОП технологии // Микроэлектроника. 2010. Т. 39. № 3. С. 230–240.
3. Морозов Д.В., Пилипко М.М., Пятак И.М. Двухразрядный параллельный преобразователь для конвейерного АЦП // Сб. трудов V Всероссийской научно-технической конференции "Проблемы разработки перспективных микро- и наноэлектронных систем". – М.: ИППМ РАН, 2012. С. 350–355.
4. Morozov D.V., Pilipko M.M., Piatak I.M. A 6-bit CMOS inverter based pseudo-flash ADC with low power consumption. – Proc. East-West Design & Test Symposium 2013, Rostov, Russia, 27–30 September, 2013, pp. 1–4.
5. Piatak I.M., Morozov D.V., Hauer J. An inverter-based 6-bit pipelined ADC with low power consumption. – Proc. of IEEE EuroCon 2013, Zagreb, Croatia, 1–4 July, 2013, pp. 1951–1954.
6. Piatak I., Morozov D., Pilipko M. Digitally Assisted Low-Power Pipelined Analog-to-Digital Converters. – Proc. of the IEEE NW Russia Young Researchers in Electrical and Electronic Engineering Conference, St. Petersburg, Russia, 2–4 February, 2015, pp. 227–229.
7. Piatak I.M., Pilipko M.M., Morozov D.V. A 14-bit 50-MS/s pipelined analog-to-digital converter with digital error calibration. – Proc. of the 11th International Siberian Conference on Control and Communications, Omsk, Russia, 21–23 May, 2015, pp. 1–5.
ребования, которые предъявляются к коммуникационным системам последних поколений, а именно, высокая скорость передачи информации, низкое энергопотребление, компактность и минимальное число необходимых компонентов, определяют выбор архитектуры используемого в приемном тракте аналого-цифрового преобразователя. На сегодняшний день наиболее популярны две архитектуры АЦП – дельта-сигма и конвейерная. Кроме того, в системах связи применяют АЦП параллельного типа. У каждой архитектуры свои преимущества и недостатки, которые необходимо учитывать в конкретном приложении.
Дельта-сигма АЦП
В беспроводных приложениях широкое применение находят АЦП следящего типа на основе дельта-сигма модуляторов. Такие АЦП состоят из дельта-сигма модулятора и кодирующего устройства, в качестве которого обычно используют цифровой децимирующий фильтр. Модулятор содержит один или несколько интеграторов и квантователь, охваченные отрицательной обратной связью, подключенной к сумматору на входе модулятора. Модулятор выполняет тактируемое следящее преобразование с интегрированием и уравновешиванием непрерывного входного сигнала в последовательность импульсов напряжения высокого и низкого уровней. Децимирующий фильтр преобразует полученную импульсную последовательность в многоразрядный цифровой код.
Высокое значение передискретизации дельта-сигма АЦП позволяет использовать простые аналоговые фильтры защиты от наложения спектров, что экономит потребляемую энергию и занимаемую площадь. Однако при этом требуется дополнительная цифровая фильтрация. Дельта-сигма АЦП обладают низкой потребляемой мощностью при высоком разрешении, которое в зависимости от диапазона рабочих частот может составлять до 16 и более разрядов. Такие АЦП используются в диапазоне частот до сотен килогерц и обладают линейностью передаточной характеристики, низкой потребляемой мощностью, малой площадью кристалла.
Свойства дельта-сигма АЦП главным образом определяются характеристиками дельта-сигма модулятора, так как аналоговый сигнал преобразуется в цифровой в модуляторе. Центром проектирования интегральных схем накоплен обширный опыт разработки интегральных схем дельта-сигма модуляторов [1, 2].
Авторами предложена схема дельта-сигма модулятора второго порядка, состоящая из двух интеграторов, компаратора с одиночным выходом и цепей обратной связи (рис.1). В цепях обратной связи используются ключи, коммутирующие одно из опорных напряжений узлов Uоп+ или Uоп– в зависимости от полярности выходного сигнала компаратора Uвых и рассматриваемого плеча балансной структуры. Интеграторы представлены цепями на переключаемых конденсаторах с двухфазным управлением на основе дифференциальных по входу и выходу операционных транскондуктивных КМОП-усилителей (на рис.1 обозначены треугольными блоками).
При использовании операционного усилителя в составе дельта-сигма модулятора не предполагается работа усилителя на резистивную нагрузку, следовательно, не требуется малое выходное сопротивление. В данном применении в операционном усилителе обычно нет выходного каскада повторителя напряжения. Строго говоря, такой усилитель не относится к классу источников напряжения, это источник тока, управляемый напряжением, то есть операционный транскондуктивный усилитель. Поскольку частотные характеристики операционных транскондуктивных усилителей определяют полосу рабочих частот дельта-сигма модулятора, важно, чтобы эти усилители были широкополосными и обладали высоким коэффициентом усиления по напряжению в области низких частот для снижения шума квантования. Фазы коммутации ключей показаны цифрами 1 и 2 (см. рис.1). Компаратор реализуется в виде КМОП-схемы на основе дифференциального каскада.
Кристалл дельта-сигма модулятора площадью 1,2 мм 2 был изготовлен по технологии с топологическими нормами 180 нм (рис.2). По результатам эксперимента был снят спектр выходного сигнала (рис.3). Динамический диапазон модулятора составил 56,0 дБ, что обеспечивает АЦП разрешающую способность девять разрядов при тактовой частоте 50 МГц. Потребляемая мощность интегральной схемы не превышает 33,0 мВт.
Конвейерные АЦП
Конвейерный АЦП состоит из последовательного ряда каскадов, каждый из которых содержит АЦП низкого разрешения, ЦАП и усилитель. Конвейерные АЦП в коммуникационных системах обычно применяют для энергоэффективного высокоскоростного преобразования широкополосных входных сигналов (например, в диапазоне 10…100 МГц). Частоту выборки АЦП выбирают с таким расчетом, чтобы коэффициент передискретизации был достаточно малым (в диапазоне от 2 до 4). Стандартное разрешение конвейерных АЦП находится в диапазоне 8…14 бит.
Центром выполнен ряд работ в области проектирования конвейерных АЦП на основе КМОП-технологии [3–7]. Один из примеров – 14-разрядный АЦП с частотой дискретизации 100 МГц, в котором реализована схема с использованием принципа временного перемежения для двухфазных цепей на переключаемых конденсаторах. Ядро АЦП дифференциального типа реализовано на основе схем на переключаемых конденсаторах и операционных транскондуктивных усилителях в виде конвейерной архитектуры (рис.4). В состав АЦП входят схемы формирования тактовых сигналов, устройство выборки-хранения (УВХ), двенадцать 1,5-битных каскадов (рис.5), блок формирования некорректированного выходного кода (БФНВК).
БФНВК синхронизирует выходные сигналы каскадов конвейера. С выхода БФНВК сигналы подаются на внешнюю схему цифровой калибровки и коррекции, которая позволяет повысить соотношение сигнал-шум с 55 до 70 дБ. Предложенная цифровая калибровка позволяет снизить "ошибку памяти" путем подстройки калибровочных коэффициентов и уменьшить влияние ошибки усиления каскадов конвейера. Калибровка реализована как на алгоритмическом, так и на схемотехническом уровнях. Дополнительно планируется введение схемы цифровой предварительной калибровки и коррекции, компенсирующей ошибку усиления каскадов, а также фоновой цифро-аналоговой калибровки с использованием псевдослучайной последовательности. Фоновая калибровка позволяет корректировать ошибки одновременно с аналого-цифровым преобразованием.
Все операционные транскондуктивные усилители в схеме имеют коэффициент усиления 80 дБ, но различаются нагрузочной способностью (потребляемым током). В составе УВХ и в каскадах 1–4 используются конденсаторы емкостью 0,8 пФ, в каскадах 5–8 – 0,6 пФ, а в каскадах 9–12 – 0,4 пФ (см. рис.4). Поскольку предполагается использовать внешнюю схему цифровой калибровки, то на кристалле АЦП предусмотрены по два вывода с каждого 1,5-битного каскада. С помощью сдвигового регистра в составе БФНВК устранена задержка появления с разных 1,5-битных каскадов выходных сигналов, соответствующих одному выходному сигналу УВХ.
По результатам моделирования потребляемая мощность АЦП составила не более 300 мВт, полоса пропускания операционных усилителей достигает 500 МГц, рабочий диапазон температур от –40 до 85°C.
Кристалл 14-разрядного конвейерного АЦП был изготовлен по технологии с топологическими нормами 180 нм (рис.6). Площадь кристалла составляет 2,8 мм 2.
Параллельные АЦП
Для достижения максимальной скорости обработки сигнала в современных системах связи применяют быстродействующие параллельные АЦП. В Центре разработан 8-разрядный параллельный АЦП с частотой дискретизации до 300 МГц. Особенность схемотехнического решения, реализованного в этой микросхеме, заключается в использовании трех компараторов и мажорирующего элемента для формирования каждого разряда термометрического кода Y (рис.7), благодаря чему удается снизить дифференциальную нелинейность.
Кристалл 8-разрядного параллельного АЦП был изготовлен по технологии с топологическими нормами 180 нм (рис.8). Площадь кристалла составила 2 мм 2.
По результатам измерений эффективное число разрядов параллельного АЦП составило не менее 5,3 бит, дифференциальная нелинейность – 0,02 бит, а потребляемая мощность – 112 мВт.
ЛИТЕРАТУРА
1. Коротков А.С., Теленков М.В. Моделирование дельта-сигма модуляторов на переключаемых конденсаторах с учетом линейных и нелинейных свойств элементов // Микроэлектроника. 2007. Т. 36. № 1. С. 66–77.
2. Коротков А.С., Пилипко М.М., Морозов Д.В., Хауэр Й. Дельта-сигма модулятор с частотой дискретизации 50 МГц на основе 0.18 мкм КМОП технологии // Микроэлектроника. 2010. Т. 39. № 3. С. 230–240.
3. Морозов Д.В., Пилипко М.М., Пятак И.М. Двухразрядный параллельный преобразователь для конвейерного АЦП // Сб. трудов V Всероссийской научно-технической конференции "Проблемы разработки перспективных микро- и наноэлектронных систем". – М.: ИППМ РАН, 2012. С. 350–355.
4. Morozov D.V., Pilipko M.M., Piatak I.M. A 6-bit CMOS inverter based pseudo-flash ADC with low power consumption. – Proc. East-West Design & Test Symposium 2013, Rostov, Russia, 27–30 September, 2013, pp. 1–4.
5. Piatak I.M., Morozov D.V., Hauer J. An inverter-based 6-bit pipelined ADC with low power consumption. – Proc. of IEEE EuroCon 2013, Zagreb, Croatia, 1–4 July, 2013, pp. 1951–1954.
6. Piatak I., Morozov D., Pilipko M. Digitally Assisted Low-Power Pipelined Analog-to-Digital Converters. – Proc. of the IEEE NW Russia Young Researchers in Electrical and Electronic Engineering Conference, St. Petersburg, Russia, 2–4 February, 2015, pp. 227–229.
7. Piatak I.M., Pilipko M.M., Morozov D.V. A 14-bit 50-MS/s pipelined analog-to-digital converter with digital error calibration. – Proc. of the 11th International Siberian Conference on Control and Communications, Omsk, Russia, 21–23 May, 2015, pp. 1–5.
Отзывы читателей
