eng
Выпуск #3/2016
М.Макушин, В.Мартынов
Новые аспекты развития современной микроэлектроники
Новые аспекты развития современной микроэлектроники
Просмотры: 4393
На современном этапе развития микроэлектроники аспекты применения закона Мура изменяются: действие экономических факторов при переходе к новым уровням технологии становится превалирующим
Теги: 28-nm and 14-nm technologies 28-нм и 14-нм технологии 3d-integration 3d-интеграция scaling масштабирование
Вклад микроэлектроники в развитие мировой экономики[1]
В 2015 году закону Мура (1965 год, удвоение количества транзисторов на кристалле каждые 18 месяцев без увеличения удельной стоимости функций для конечного потребителя) исполнилось 50 лет. Предсказанные законом экспоненциальные достижения изменили не только уровень микроэлектронных технологий, но и существующий мир. Так, по оценкам исследовательской фирмы IHS Technology, добавленная стоимость, непосредственно внесенная в мировой ВВП микроэлектроникой за последние 20 лет, составила 3 трлн. долл., а косвенная добавленная стоимость – еще 9 трлн. долл. Показатели сопоставимы с совокупным ВВП за 2014 год таких стран, как Франция, Германия, Италия и Великобритания. Непрерывные инновации, открытия и инвестиции в сферу высоких технологий будут продолжаться, оказывая большое влияние на экономическое и социальное развитие. Многие исследователи отмечают, что, если бы удвоение количества транзисторов (элементов) в соответствии с законом Мура происходило каждые три, то технологические достижения настоящего времени оказались бы на уровне 1998 года: смартфоны еще не появились бы, а возраст коммерческого Интернета составлял бы пять лет. Кроме того, не получили бы такого развития социальные медиасредства. Влияние полупроводниковых приборов на основные отрасли и сферы человеческой деятельности, характеризующееся изменением доли продаж полупроводниковых приборов, приведено на рис.1.
В общем, реализация закона Мура привела к тому, что только за период 1995–2011 годов экономическое воздействие микроэлектроники (прямое и косвенное) оценивается в 37% от реального роста мирового ВВП. Приведем лишь некоторые примеры эффективности внедрения современных цифровых технологий:
• в настоящее время 40% домохозяйств в мире имеют высокоскоростные подключения к сетям связи и Интернету (в 1991 году – менее 0,1%);
• благодаря внедрению ИС в системы моделирования сложных многофакторных процессов и в управление сложными системами удалось увеличить потенциал добычи нефти из разведанных месторождений за период 1995–2011 годов на 150 млрд. баррелей;
• увеличение количества высокоскоростных отбраковочных испытаний (со 180 в неделю в 1997 году до 1,5 млн. в неделю – в 2014-м) позволило ускорить разработку новых материалов, например, таких как биотопливо, сырье для химической промышленности и т. п.
В соответствии с законом Мура удалось трансформировать вычислительные средства из редких и достаточно дорогих в приемлемые по цене средства повседневного использования. В свою очередь, это обеспечило базу для развития сети Интернет, социальных медиасредств, современного анализа данных и т. п.
В настоящее время полупроводниковые приборы все шире используются в таких областях, как здравоохранение, транспорт, средства сбора/преобразования энергии, при построении управляющей информационной системы "интеллектуальный город", в учебных процессах и т. д. Предполагается, что благодаря применению новых материалов (в частности, соединений типа А3В5) и усовершенствованных производственных технологий действие закона Мура будет продлено еще на десять лет, что послужит основанием для дальнейшего роста продаж и использования полупроводниковых приборов [1].
Аспекты закона Мура
на топологиях 28 нм и менее
В настоящее время подход к процессу масштабирования как бы разделился – одни фирмы переходят от 28-нм технологий к 22-/20-нм процессам, а другие – сразу к 14-нм нормам. Кроме того, изменяется подход к масштабированию. По данным исследовательской фирмы IBS (табл.1, 2), размерное масштабирование в области топологических норм менее 28 нм приведет только к увеличению издержек формирования компонентов. Поэтому можно сказать, что закон Мура в его классическом понимании (сложность компонентов, изготавливаемых с минимальными удельными издержками, за год примерно удваивается) прекращает свое действие в первоначальном виде на уровне 28-нм технологического процесса.
В отрасли по-прежнему прилагаются серьезные усилия по размерному масштабированию до топологий 14, 10 и 7 нм и менее. Но поскольку процесс масштабирования вошел в фазу торможения (отмечено выше), возникла новая тенденция снижения компонентных издержек и повышения уровня интеграции при одновременном продолжении использования 28-нм технологического уровня (когда по новейшим, уменьшенным топологиям формируются только критические элементы, а другие элементы, не имеющие критического значения для повышения производительности и/или снижения потребляемой мощности, формируются по более крупным топологическим нормам).
Новая тенденция масштабирования обусловлена несколько иными факторами, чем традиционное размерное масштабирование: совершенствование текущего процесса, продление времени его использования, методы 2,5D- и 3D-интеграции и т. п.
В 1975 году Гордон Мур переформулировал свой закон, отметив, что время масштабирования (т. е. перехода к следующему технологическому поколению) увеличилось до двух лет, и обозначил факторы, определяющие процесс масштабирования на новом этапе действия закона:
• увеличение площади кристалла;
• увеличение плотности расположения элементов и уменьшение их размеров;
• повышение интеллектуальности приборов и схем.
Теперь в этот перечень можно добавить четвертый фактор – повышение эффективности производства, обеспечиваемое за счет увеличения диаметра обрабатываемых пластин от 100 и 125 мм до 300 мм и, возможно, до 450 мм в обозримой перспективе. Повышению эффективности производства способствуют и многие другие факторы, которые содействуют совершенствованию технологического процесса.
В прошлом все эти факторы действовали и в размерном масштабировании. При переходе к новым (меньшим) топологическим нормам ранее построенные заводы по обработке пластин выводились из эксплуатации и строились новые производства, на которых осваивалось новое технологическое поколение, характеризующееся меньшими топологическими нормами. Но в наши дни размерное масштабирование достигло этапа, когда средние темпы роста доходов за достаточно длительный период начали сокращаться, из-за чего и появились разные подходы к адаптации технологических усовершенствований.
На Международной конференции по твердотельным приборам в феврале 2015 года (ISSCC-2015) корпорация AMD продемонстрировала приверженность к усовершенствованию своих ИС в рамках 28-нм процесса (как основного процесса их создания). Эти улучшения технологического процесса связаны с потребляемой мощностью (включая токи утечки), выходом годных и повышением производительности. Подобный подход к продлению срока применения имеющегося технологического поколения позволяет более основательно использовать все его возможности, увеличить объем полученной прибыли и лучше подготовиться к переходу на технологию следующего поколения с меньшими топологиями.
Еще бульшие выгоды может принести освоение прорывных технологий на уже отработанном процессе. Так, недавно фирма Zeno Semiconductor аттестовала разработанную ею технологию СОЗУ на однотранзисторных одноразрядных ячейках (рис.2), реализованную по 28-нм процессу (такое СОЗУ не требует операций обновления). Новая технология призвана заменить СОЗУ на шеститранзисторных одноразрядных ячейках.
Новая тенденция масштабирования также учитывает существующие технологические перспективы. Корпорация Samsung, планирующая переход от 28-нм к 14-нм процессу, уже в течение нескольких лет разрабатывает собственную 14-нм технологию с использованием FinFET – и FD SOI-процессов. Однако специалисты компании отмечают, что при уменьшении топологии с 28 нм до 14 нм появляются трудности с применением транзисторной структуры FinFET, увеличивается удельная цена транзисторов, предполагается дальнейший ее рост при уменьшении топологических размеров. Поэтому, по мнению специалистов, технология FD SOI является неплохой альтернативой, даже с бульшими (28 нм) топологическими нормами, ее необходимо развивать и есть основания считать, что она будет востребована в ближайшие годы.
Повышение интеллектуальности приборов и схем всегда было важным фактором развития. Однако, несмотря на достижение ряда улучшений основных характеристик, этот фактор не может оставаться единственным средством поддержки дальнейшего масштабирования. В этом случае альтернативой выступает фактор увеличения площади кристалла. Он особенно эффективен при использовании методов монолитной 3D-интеграции и способствует улучшению эффективности технологического процесса, что, в свою очередь, играет важную роль в 3D монолитной интеграции. Благодаря 3D-интеграции закон Мура сможет продлить свое действие еще лет на десять. Однако его главным движущим фактором станет не постоянное уменьшение размера транзисторов, а масштабирование плотности размещения элементов за счет 3D-этажирования. Рынок уже отреагировал – в продаже появились микросхемы 3D-флеш-памяти NAND-типа (приборы V-NAND), которые корпорация Samsung начала серийно выпускать в 2014 году. В 2015 году ожидалось появление второго поколения уже на 32-слойной этажерке, а дальше количество слоев может увеличиться настолько, что емкость 3D-памяти может возрасти до 1 Тбит (рис.3).
Работы по 3D-интеграции в качестве наиболее эффективного способа масштабирования следующих поколений ИС ведутся также в европейском исследовательском центре CEA-Leti (европейский центр исследований в области микроэлектроники, курируемый французским атомным ведомством), корпорациях Intel, Qualcomm и во многих других фирмах и исследовательских учреждениях. Так, 3D-монолитная технология CoolCube (низкотемпературная технология) от CEA-Leti не требует внесения изменений в процесс формирования транзисторов и может быть легко интегрирована любым заводом по обработке пластин в любое поколение технологического процесса. Корпорация Intel, со своей стороны, утверждает, что гетерогенная интеграция, позволяющая объединять в 3D ИС разнородные (по топологиям и функциональности) элементы, становится все более важной частью масштабирования (рис.4).
Таким образом, перспективность закона Мура в целом в обозримом будущем не вызывает сомнения. Просто стандартное (Ч0,7) размерное масштабирование, доминировавшее в микроэлектронике последние 50 лет, сменяется другой тенденцией – увеличением плотности размещения элементов и трехмерным этажированием компонентов, а не постоянным уменьшением размера транзисторов [2].
Результат действия закона Мура – зрелость[2] отрасли
В последние годы отмечается существенный прогресс в развитии трехмерных ИС и инфраструктуры Интернета вещей (IoT[3]) [3]. Именно с IoT связаны надежды на очередную волну продаж ИС, так как волна, обусловленная появлением и бурным ростом продаж смартфонов и планшетных ПК, идет на спад. Интересно, что IoT не требует приборов, реализованных по новейшим топологиям, для него подходят ИС, производимые на пластинах диаметром 200 мм с бульшими топологическими нормами. Развитие рынка приборов для IoT и оборудования для их производства показывает, что инвестиции в зрелое оборудование как основную базу для производства крупносерийных изделий электронной техники, в частности для IoT, востребованы. Относительно существующей производственной базы можно отметить следующее:
• заводы по обработке пластин диаметром от 150 до 200 мм составляют около 40% установленных производственных мощностей;
• мощности кремниевых заводов по обработке 200-мм пластин в период 2012–2016 годов увеличатся на 7%;
• новые применения, относящиеся к мобильным устройствам, датчикам и IoT, как ожидается, предоставят значительные возможности для производства ИС на пластинах диаметром 200 мм.
Любопытно, что из 27 млрд. долл., затраченных на оборудование заводов по обработке пластин в 2013 году, и из 31 млрд. долл. – в 2014-м, на бывшее в использовании оборудование приходилось около 5%, или 1,5 млрд. долл. ежегодно. В 2014 году инвестиции кремниевых заводов и IDM (вертикально интегрированных изготовителей ИС) в предприятия по обработке 200-мм пластин, включая б/у оборудование по обработке пластин этого диаметра, выросли на 45% [4].
Консолидация изготовителей. Для полупроводниковой промышленности в целом характерно развитие тенденции консолидации изготовителей, что свидетельствует о достижении отраслью уровня зрелости, когда только считаные изготовители сохраняют способность производить новейшие приборы. Так, например, в секторе ИС для автомобильной электроники четко определилось доминирование узкого круга изготовителей – трех североамериканских и стольких же западноевропейских фирм. Однако наиболее яркий пример консолидации – ситуация на рынке схем ДОЗУ: по сравнению с 2007 годом уже в 2013 году здесь исчезли тайваньские и японские производители, а 97% продаж контролируется двумя южнокорейскими и одной американской фирмой (рис.5). Что касается рынка перспективных схем флеш-памяти, то здесь лидируют Samsung, Micron, SK-Hynix и Toshiba/Sandisk. На рынке новейших логических приборов доминируют Samsung, GlobalFoundries, Intel и TSMC [3].
Говоря о консолидации, отметим, что в 2015 году в полупроводниковой промышленности прокатилась цунами сделок слияния / поглощения. Так, за первое полугодие объем подобных сделок составил 72 млрд. долл., что почти в шесть раз превысило среднегодовой объем слияний / поглощений за период 2010–2014 годов [5]. А после того, как в начале декабря 2015 года корпорация Microsemi перебила цену поглощения фирмы PCM-Sierra, предложенную ранее корпорацией Skyworks, годовой объем сделок слияний / поглощений превысил 100 млрд. долл. [6].
Постоянное увеличение продаж ИС порождает тенденцию, при которой ситуация в этом сегменте совпадает с периодами циклического роста / спада мирового ВВП в целом. Это стало особенно очевидно после 2010 года (рис.6). Параллельно микроэлектроника уходит в эру пост-ПК, когда значительная часть продаж не ориентирована на вычислительную технику. Теперь бульшие объемы продаж ИС приходятся на средства связи и потребительскую электронику. Так, крупнейшим покупателем ИС стала и корпорация Apple (смартфоны iPhone и планшетные ПК iPad). Динамичное развитие демонстрируют сегменты ИС для автомобильной электроники, систем безопасности и т. п.
Еще один аспект развития мировой микроэлектроники – отход от ярко выраженных этапов наращивания производственных мощностей, приводивших к перепроизводству. По мере консолидации и сокращения количества поставщиков корреляция между динамикой мирового ВВП и ростом рынка ИС в настоящее время достигла показателя 0,9, по сравнению с 0,35 в 1980-х годах. Сейчас производители ИС предпочитают модернизировать существующие мощности, а не сооружать новые для освоения очередного технологического поколения. Соответственно, больше внимания уделяется как использованию моделей fabless (чисто разработка ИС) и fab-lite[4], так и ужесточению контроля объемов капиталовложений.
Не менее важным фактором становится дефицит вновь входящих поставщиков на рынок ИС – сказывается рост стоимости выхода на рынок. Несмотря на существенную государственную поддержку, китайским фирмам приходится все труднее. Неоднократные попытки планового развития микроэлектроники в Индии не увенчались успехом, ситуация в России также не сулит прорывов.
По оценкам специалистов исследовательской корпорации IC Insights, основные изменения в базе поставок мировой микроэлектроники можно свести к следующему:
• отсутствие возможностей появления новых точек входа на рынок (аналогичных тем, какими в свое время стали микропроцессоры, кремниевые заводы (foundry, контрактное производство ИС), флеш-память и т. п.) привело к тому, что микроэлектроника оказалась замкнутой на производственные мощности считаных крупных фирм. Так, китайские компании стали последней группой новых участников рынка ИС, что помогло решить проблему избыточного инвестирования в заводы по обработке пластин;
• укрепление взаимосвязей fab-lite и fabless фирм с кремневыми заводами также будет способствовать меньшему переинвестированию производственных мощностей;
• показатель капиталовложений как доли в продажах полупроводниковых фирм уменьшился в среднем с 25% в конце 1990-х годов до 15–16% в 2010-х;
• уменьшение (вследствие консолидации) количества производителей ИС способствует снижению избыточного предложения изделий микроэлектроники. Так, по прогнозам, нынешние 60 поставщиков ИС, которые используют 200-мм пластины, вскоре будут заменены примерно 20 поставщиками, обрабатывающими 300-мм пластины, а затем – менее чем десятью производителями ИС на пластинах диаметром 450 мм.
Что касается новых периодов роста и спада продаж, то они будут иметь место по мере не только появления новых изделий и прохождения ими жизненных циклов, но и изменения циклов потребительского спроса. В целом, наблюдаемые в последние 40–45 лет трех-пятилетние циклы полупроводниковой промышленности скорее всего сохранятся до 2020 года. Что будет дальше, сложно сказать, все будет зависеть от развития эры 14-нм приборов и последующего освоения 7-нм технологического поколения.
В области ДОЗУ корпорация Samsung в рамках технологического класса 1х (от 19 до 10 нм) приложений, в соответствии с маршрутной картой, в ближайшие пять лет будет изготавливать ИС с использованием трех разных норм. В области флеш-памяти с 14-, 16-нм топологиями Samsung уже переходит к производству вертикально-ориентированных NAND ИС (V-NAND), то есть фактически трехмерных ИС. (При этом 40-нм флеш-память NAND-типа корпорация стала выпускать сравнительно недавно – в конце 2014 года.) Переход на многослойные V-NAND может сделать возможным выпуск схем емкостью более терабайта (см. рис.3).
Значительный интерес представляют литография и возможный переход на обработку пластин диаметром 450 мм. При освоении 16-/14-нм топологий активно используется 193-нм иммерсионная литография с методикой двойного формирования рисунка[5]. Освоение технологий с топологическими нормами 10 и 7 нм потребует применения еще более дорогих методик 3-4-кратного формирования рисунка или/и освоения EUV-литографии (на предельном УФ-излучении – 13,5 нм). EUV-литографию предполагалось освоить еще более 10 лет назад на уровне 90-нм топологий, однако до сих пор не удалось (проблемы с производительностью). Есть мнение, что на топологиях менее 10 нм можно будет совместно использовать EUV-литографию (критические размеры) и "двойную иммерсионку".
В области освоения обработки 450-мм пластин достигнуты определенные успехи – консорциум G450I сформулировал около 20 стандартов на пластины этого диаметра и оборудование по их обработке. Первая опытная линия, возможно, будет создана в 2016–2017 годах совместно фирмами Intel, IBM, TSMC и Samsung в штате Нью-Йорк при поддержке правительства и университета штата. В дальнейшем собственные линии по обработке 450-мм пластин планируют создать Intel, Samsung, TSMC и, возможно, GlobalFoundries [3].
Критические факторы разработки и освоения новых поколений ИС
Рентабельность. В производстве ИС три основных этапа: НИОКР, освоение производства, поточно-массовое производство. Все этапы достаточно дорогостоящие, и время их реализации – один из критических элементов достижения рентабельности.
С точки зрения движения денежной наличности наиболее трудный этап – НИОКР, так как заводы по обработке пластин ежедневно тратят сотни тысяч долларов на рабочую силу и капитальное оборудование, при этом прибыль от вновь разработанных продуктов отсутствует и затраты возместить нечем. Этап освоения и наращивания выпуска продукции начинает приносить некоторую прибыль, но выход годных и объем производства еще слишком малы для возмещения издержек производства. Более того, эта прибыль даже не покрывает затраты на НИОКР. Возмещение всех затрат начинается только с ранних этапов поточно-массового производства. На этом этапе предприятия достигают удовлетворительных показателей по числу стартовых (начатых обработкой) пластин, а также выхода годных, что обеспечивает начало компенсации расходов на первых двух этапах. Накопленный денежный поток процесса разработки и освоения новой продукции показан на рис.7. На этапе НИОКР денежный поток отрицателен, но кривая графика превращается в положительную на этапе освоения производства по мере увеличения получаемой прибыли. Суммарные издержки не покрываются до начала массового производства.
Падение цен на вновь разработанные приборы делает описанный процесс еще более проблематичным. Время от создания начального проектного решения до вывода первых ИС на рынок становится одним из критических параметров достижения рентабельности завода по обработке пластин.
Следовательно, пока завод по обработке пластин тратит средства на НИОКР, его способность возместить все издержки уменьшается по мере устойчивого падения средней продажной цены (СПЦ). Все, что может сократить этапы НИОКР и освоения новой продукции, способствует уменьшению цикла вывода нового изделия на рынок и позволяет производителю реализовывать новый товар по более высокой СПЦ. Понятно, что даже малые задержки с завершением этапов НИОКР или освоения могут привести к возникновению различий между высокорентабельным производителем и производителем, только борющимся за преодоление уровня рентабельности (см. рис.7). Организации, сумевшие первыми вывести новейшую технологию на рынок, получают бульшую часть инновационного вознаграждения. Это дает им возможность расширить рынок на старте (с точки зрения времени и денег) при разработке следующего технологического поколения и при повторении всего цикла разработка / вывод на рынок.
Управление технологическим производственным процессом позволяет видеть все происходящее на различных этапах производственного цикла. Без этого реализация цикла от НИОКР до поточно-массового производства подобна попытке собрать часы с повязкой на глазах. И это не натянутое сравнение: размеры топологических элементов современных ИС настолько малы, что не всегда различимы даже при использовании современных средств контроля, тем более что контролируется только малая часть всех обработанных пластин. Параметрические измерения (пленки, критические размеры и совмещение) осуществляются только на крайне малой доле транзисторов от общего числа транзисторов, сформированных на каждой выбранной пластине. На протяжении большей части времени производственного цикла персонал завода по обработке пластин действительно слеп. Параметрические измерения и контроль дефектов – редкие моменты, когда производитель может увидеть плоды своего труда и внести необходимые корректировки.
По мере усложнения производственного процесса риск несвоевременного достижения нужного объема выпуска продукции возрастает. Увеличение количества этапов контроля технологического процесса на стадиях НИОКР и освоения производства увеличивает число "окон", позволяющих наблюдать осуществление процесса. Инвестиции в инструментальные средства, обеспечивающие более высокое качество контроля процесса, улучшают и качество подобных "окон". И наоборот, инструментальные средства контроля или параметрических измерений с низкими рабочими характеристиками, включая точность, ухудшают качество "окон" контроля технологического процесса. Соответственно, правильно выбранная эффективная стратегия контроля процесса, включающая необходимые инструменты, способы осуществления и методы отбора образцов, реализуемые на оптимальных этапах процесса, могут значительно сократить время выполнения этапов НИОКР и освоения производства.
Что касается обработки пластин, наибольшее количество операций контроля процесса должно осуществляться на этапе НИОКР, когда выход годных близок к нулю и наблюдается наибольшее число проблем, которые требуется обнаружить и решить. После НИОКР следующим наиболее важным этапом является этап освоения производства, который требует сосредоточения внимания на высокой частоте выборки (контроль качества). Императивом является увеличение выпуска изделий до уровня рентабельности как можно в более короткий срок. И, наконец, этап поточно-массового производства требует применения эффективной стратегии управления технологическим процессом, позволяющей минимизировать риски за счет своевременного выявления проблем, ограничивающих наращивание выпуска продукции, в том числе выхода годных [7].
Отмечается, что по мере развертывания IoT проявляются не только многообещающие перспективы этой сети, но и сопутствующие технологические проблемы. Для проектировщиков и изготовителей ИС основными трудностями являются увеличивающиеся сложность и стоимость проектирования, выход годных при освоении серийного производства, издержки обработки пластин. Для решения этих вопросов требуются прорывные архитектуры и технологии интеграции, в том числе ускорение обработки данных при снижении потребляемой мощности. Повышение сложности и издержек – неотъемлемые спутники прогресса при переходе к меньшим топологическим нормам – обусловлены в основном увеличением стоимости инструментальных средств и труда проектировщиков, а также количества дорогостоящих лицензий на инструментальные средства разработки программного обеспечения, что связано с возрастанием сложности приборов.
При добавлении издержек, связанных с выходом годных при переходе на серийное производство, к издержкам проектирования ИС, включающим новые конструкции и специализации, прогнозируемые NRE (Non-Recurring Engineering cost, неповторяющиеся (разовые) расходы на проектирование и внедрение в производство) увеличиваются с 59 млн. долл. на 28-нм топологиях до 176 млн. долл. на 16-нм топологиях и 2,24 млрд. долл. на 5-нм топологиях. При этом средняя продажная цена обработанной 300-мм пластины вырастет с 9 885 долл. на 16-нм топологиях до 19620 долл. на 5-нм топологиях.
Подобные предположения подчеркивают давление, с которым столкнется микроэлектроника при разработке новых подходов к реализации проектов ИС. Эти подходы изменят стоимость измерений и контроля новейших топологических размеров элементов ИС, а генерируемые начальными продуктами прибыли должны быть достаточно большими, чтобы окупать издержки проектирования и достижения необходимого процента выхода годных при освоении массового производства.
Управление экспоненциально растущим трафиком данных. В ближайшие годы среди основных вызовов, стоящих перед индустрией средств вычислительной техники, – необходимость управления экспоненциально растущим трафиком данных при одновременном сохранении производительности серверов центров обработки и хранения данных, снижении их энергопотребления. Между тем мобильные компьютерные среды и IoT сами добавляют различные проблемы, приводящие к росту издержек проектирования ИС, – от требований длительного срока службы батарей с целью обеспечения поддержки разнородных и энергоемких применений до возможности настройки вариаций процесса, напряжения и температуры (PVT-вариации). Специалисты многих фирм и исследовательских организаций разрабатывают методики, способные справиться с подобными проблемами в кратко-, средне- и долгосрочной перспективе.
В краткосрочной перспективе представители Leti, например, отмечают преимущества технологии FD-SOI по сравнению с FinFET-технологией, ее пригодность для использования в маломощных решениях, отвечающих текущим и среднесрочным перспективным потребностям приборов, масштабируемых до уровня 10-нм технологического процесса. Кроме того, опции этажирования (стекирования) транзисторов, такие как низкотемпературная технология CoolCube (Leti), поддерживают более плотное размещение элементов и улучшенную работу КМОП-приборов. CoolCube также облегчает проектировщикам использование гетерогенной (разнородной) интеграции материалов и/или функций, предоставляет бульшую степень свободы при разбиении проектирования. Другие направления исследований включают в себя адаптивную мелкоструктурную архитектуру, смягчающую PVT-вариации и позволяющую лучше использовать поверхность кристалла ИС (увеличение производительности при той же площади) или получать кристаллы ИС меньшего размера (при сохранении производительности).
Маршрутная карта Leti на среднесрочную перспективу предусматривает работы над нейроморфическими архитектурами, способными обеспечить полную передачу успешных алгоритмов в специализированные физические системы, которые смогут достигнуть энергоэффективных вычислений. Лучшим кандидатом с точки зрения согласования физической реализации характеристик являются глубоко рекуррентные [нейронные] сети с импульсным кодированием. Эта новая архитектура также позволяет осуществлять сосредоточение памяти и вычислительных возможностей наподобие того, как это реализовано в биологических системах, где синаптические элементы осуществляют хранение (данных), межсоединение и нелинейные операции. Кроме того, эта архитектура использует преимущества таких передовых методик Leti, как новейшие RRAM, 3D- и КМОП-структуры с малой потребляемой мощностью, способных решать проблемы с плотностью размещения синапсов при одновременном сохранении ультранизкой потребляемой мощности.
С точки зрения очень долгосрочной перспективы, основное внимание специалисты Leti уделяют технологическим возможностям квантовых вычислений, привлекательные аспекты включают в себя суперпозицию состояний квантовых кубитов в максимально параллельных системах и обратимых операторов, удерживающих потребление электроэнергии на минимуме. Эта архитектура, которая, возможно, появится через 20 лет, как ожидается, беспрецедентно ускорит вычисления и будет оптимальной для решения сложных оптимизационных проблем [8].
Гигаразмерные конструкции – главная проблема проектирования ИС в 2015 году
На протяжении многих лет термин "наноразмер" использовался в полупроводниковой промышленности для описания размеров масштабируемых транзисторов, обозначавших новые технологические достижения. В настоящее время, когда в соответствии с законом Мура минимальные размеры топологических элементов ушли ниже планки в 28 нм, все чаще встречается термин "гигаразмерность", отражающий переход к сложным проблемам, вызванным большим объемом массивов данных, ставших частью проектирования ИС. Собственно, гигаразмерность подразумевает суперинтегрированные системы-на-кристалле (SoC), содержащие более 3 млрд. транзисторов и реализованные по технологическим 16-/14-нм процессам с выходом на 10-нм уровень топологий. Возникшая проблема гигаразмерности требует выработки совместных решений от поставщиков инструментальных средств САПР, ведущих фирм-проектировщиков ИС и кремниевых заводов, выпускающих новейшие ИС.
Наноразмерные технологические достижения обеспечили возможность появления гигаразмерных применений по большому диапазону технологических платформ, включая наиболее популярные мобильные, IoT и носимые приборы (wearables, например, микродисплей, встроенный в очки, или датчики и другие устройства, вмонтированные в одежду или обувь). Возникла необходимость исследования инструментальных средств САПР для нового класса приборов.
С одной стороны, повышаются важность и трудность точного моделирования наноразмерных приборов, в том числе за счет сложных физических эффектов, обусловленных малыми геометриями размеров и сложными приборными структурами. Кремниевые заводы предъявляют все более высокие требования к проектировщикам и точности моделей, усложняются стандарты наборов средств проектирования процессов. Соответственно, проектировщикам необходимо глубоко понимать платформы процесса – в целях обеспечения конкурентоспособности их интеллектуальной собственности (СФ-блоки) или ИС.
С другой стороны, гигаразмерные конструкции требуют точных инструментальных средств для обработки увеличивающихся проектных размеров. Малое напряжение питания, связанное с технологическими достижениями и маломощными применениями, а также воздействие различных результатов изменений параметров процесса обработки сузили доступные границы проектирования. Более того, большой размер схем сделал проектирование чувствительным к малым току утечки и запасу по помехоустойчивости. Таким образом, точность вскоре станет узким местом гигаразмерных конструкций.
Использование традиционных инструментальных средств проектирования, таких как FastSPICE, для моделирования и верификации больших конструкций в основном приводит к ухудшению точности по емкости и производительности. Затрудняется определение характеристик крупных схем памяти или синхронизация сигналов в пределах всего кристалла ИС и верификация мощности. Поскольку встраиваемая память может занимать более 50% площади кристалла ИС, это будет оказывать значительное воздействие на производительность и мощность ИС. Для новейших конструкций определение характеристик и верификация мощности или синхронизации сигналов требует более высокой точности, чем может предложить FastSPICE.
Для преодоления описанных выше трудностей средства моделирования ИС следующего поколения должны предлагать высокую точность традиционного SPICE моделирования, с одной стороны, и преимущества емкости и производительности FastSPICE моделирования – с другой. Новые игроки, выходящие на рынок гигаразмерного SPICE-моделирования, охотно поддерживают новейшие технологические процессы, такие как 16-/14-нм FinFET, что еще больше увеличивает проблемы, связанные с емкостью и точностью. Соответственно, требуется создание гигаразмерного SPICE-средства моделирования, способного решать задачи моделирования малых и крупных блоков, определения характеристик или верификации всего кристалла. Подобное средство должно обладать чистой SPICE моделирующей машиной, гарантирующей точность и предотвращающей появление несогласованностей в традиционном технологическом процессе проектирования. Кроме того, его можно будет использовать как эталон для FastSPICE применений или для непосредственной замены FastSPICE при проектировании схем памяти [9].
* * *
Можно с уверенностью говорить о том, что вклад микроэлектроники в развитие мировой экономики и в улучшение качества жизни будет увеличиваться. В своем измененном виде закон Мура вполне может продолжать действовать до 2020–2025 годов, в том числе благодаря освоению производства новых материалов, приборных структур и архитектур. Внедрение новых технологий, материалов и приборных структур в определяющей мере будет зависеть от рентабельности. Все большее значение приобретает фактор своевременности разработки, освоения в производстве и вывода на рынок новой продукции. Спрос на применение 2,5D и 3D разнородных конструкций представляется наиболее эффективным путем масштабирования следующих поколений ИС. Вероятно, все шире будут использоваться гигаразмерные конструкции. Процесс консолидации отрасли будет продолжаться по мере увеличения издержек производства – все меньшее количество крупных фирм будут контролировать все большую долю продаж.
ЛИТЕРАТУРА
1. IHS says Moore’s Law led to trillions of dollars added to global economy // Solid State Technology. The Pulse, June 23, 2015.
2. Zvi Or-Bach. Moore’s Law to keep on 28 nm // Solid State Technology. The Pulse, May 15, 2015.
3. Dick James. The Confab – Semi Industry is Now Mature // Solid State Technology. The Pulse, May 26, 2015.
4. Peter Connock. Europe’s secondary industry in the spotlight // Solid State Technology. Advanced Packaging, September 22, 2015.
5. Tsunami of M&A deals underway in the semiconductor industry in 2015 // Solid State Technology. The Pulse, July 31, 2015.
6. Dylan McGrath. Semiconductor industry M&A breach $100B mark // EE Times Asia, 03 December, 2015.
7. Douglas G. Sutherland and David W. Price. Process Watch: Time is the enemy of profitability // Solid State Technology. The Pulse, May 15, 2015.
8. Bruno Mourey. What chipmakers will need to address growing complexity, cost of IC design and yield ramps //Solid State Technology. The Pulse, June 30, 2015.
9. Zhihong Liu. Giga-scale challenges will dominate 2015 // Solid State Technology. The Pulse, February 13, 2015.
--------------------------------------------------------------------------------
[1] 1 АО "Электроника".
2 ФГБНУ "Экспертно-аналитический центр".
[2] Зрелость отрасли или технологии означает преодоление фрагментированности рынка/отрасли, достижение устойчивости и прогнозируемости развития, отработанность технологии на текущем уровне, а также понимание перспектив ее дальнейшего развития.
[3] IoT – Internet of Things – понятие, относящееся к однозначно опознаваемым объектам (вещам) и их виртуальным представлениям в интернет-подобных структурах; охватывает все подключаемые к Интернету приборы и устройства различного назначения.
[4] fablite (fab-lite) – так называемая стратегия “легких активов”, используемая IDM. На уровне топологий до 90–65 нм предусматривалось продолжение производства на собственных мощностях только новейших ИС (с высокой добавленной стоимостью) по наиболее передовым процессам; производство ИС со средним и меньшим уровнем добавленной стоимости передавалось сторонним фирмам в рамках использования модели fabless-foundry. Переходной этап от IDM к fabless-фирме (пример – ADM). Есть и другой вариант: при переходе на топологии 45-32 нм и менее оставляются только новейшие опытно-экспериментальные мощности для отработки перспективных технологий (например, FD SOI), а серийное производство отдается на кремниевые заводы или свободные мощности IDM (пример – STMicroelectronics).
[5] Double patterning – методика двойного формирования рисунка; перспективная методика, требующая двукратного экспонирования. На первом этапе экспонируется половина количества линий, проводится травление и осуществляются дальнейшие этапы технологического процесса. Затем на пластину наносится другой слой резиста, и вторая половина рисунка экспонируется в промежутки между первым набором линий. Достаточно дорогостоящий и медленный подход, но с технической стороны сравнительно легкий, хотя требует повышенной точности совмещения – не менее 2 нм.
В 2015 году закону Мура (1965 год, удвоение количества транзисторов на кристалле каждые 18 месяцев без увеличения удельной стоимости функций для конечного потребителя) исполнилось 50 лет. Предсказанные законом экспоненциальные достижения изменили не только уровень микроэлектронных технологий, но и существующий мир. Так, по оценкам исследовательской фирмы IHS Technology, добавленная стоимость, непосредственно внесенная в мировой ВВП микроэлектроникой за последние 20 лет, составила 3 трлн. долл., а косвенная добавленная стоимость – еще 9 трлн. долл. Показатели сопоставимы с совокупным ВВП за 2014 год таких стран, как Франция, Германия, Италия и Великобритания. Непрерывные инновации, открытия и инвестиции в сферу высоких технологий будут продолжаться, оказывая большое влияние на экономическое и социальное развитие. Многие исследователи отмечают, что, если бы удвоение количества транзисторов (элементов) в соответствии с законом Мура происходило каждые три, то технологические достижения настоящего времени оказались бы на уровне 1998 года: смартфоны еще не появились бы, а возраст коммерческого Интернета составлял бы пять лет. Кроме того, не получили бы такого развития социальные медиасредства. Влияние полупроводниковых приборов на основные отрасли и сферы человеческой деятельности, характеризующееся изменением доли продаж полупроводниковых приборов, приведено на рис.1.
В общем, реализация закона Мура привела к тому, что только за период 1995–2011 годов экономическое воздействие микроэлектроники (прямое и косвенное) оценивается в 37% от реального роста мирового ВВП. Приведем лишь некоторые примеры эффективности внедрения современных цифровых технологий:
• в настоящее время 40% домохозяйств в мире имеют высокоскоростные подключения к сетям связи и Интернету (в 1991 году – менее 0,1%);
• благодаря внедрению ИС в системы моделирования сложных многофакторных процессов и в управление сложными системами удалось увеличить потенциал добычи нефти из разведанных месторождений за период 1995–2011 годов на 150 млрд. баррелей;
• увеличение количества высокоскоростных отбраковочных испытаний (со 180 в неделю в 1997 году до 1,5 млн. в неделю – в 2014-м) позволило ускорить разработку новых материалов, например, таких как биотопливо, сырье для химической промышленности и т. п.
В соответствии с законом Мура удалось трансформировать вычислительные средства из редких и достаточно дорогих в приемлемые по цене средства повседневного использования. В свою очередь, это обеспечило базу для развития сети Интернет, социальных медиасредств, современного анализа данных и т. п.
В настоящее время полупроводниковые приборы все шире используются в таких областях, как здравоохранение, транспорт, средства сбора/преобразования энергии, при построении управляющей информационной системы "интеллектуальный город", в учебных процессах и т. д. Предполагается, что благодаря применению новых материалов (в частности, соединений типа А3В5) и усовершенствованных производственных технологий действие закона Мура будет продлено еще на десять лет, что послужит основанием для дальнейшего роста продаж и использования полупроводниковых приборов [1].
Аспекты закона Мура
на топологиях 28 нм и менее
В настоящее время подход к процессу масштабирования как бы разделился – одни фирмы переходят от 28-нм технологий к 22-/20-нм процессам, а другие – сразу к 14-нм нормам. Кроме того, изменяется подход к масштабированию. По данным исследовательской фирмы IBS (табл.1, 2), размерное масштабирование в области топологических норм менее 28 нм приведет только к увеличению издержек формирования компонентов. Поэтому можно сказать, что закон Мура в его классическом понимании (сложность компонентов, изготавливаемых с минимальными удельными издержками, за год примерно удваивается) прекращает свое действие в первоначальном виде на уровне 28-нм технологического процесса.
В отрасли по-прежнему прилагаются серьезные усилия по размерному масштабированию до топологий 14, 10 и 7 нм и менее. Но поскольку процесс масштабирования вошел в фазу торможения (отмечено выше), возникла новая тенденция снижения компонентных издержек и повышения уровня интеграции при одновременном продолжении использования 28-нм технологического уровня (когда по новейшим, уменьшенным топологиям формируются только критические элементы, а другие элементы, не имеющие критического значения для повышения производительности и/или снижения потребляемой мощности, формируются по более крупным топологическим нормам).
Новая тенденция масштабирования обусловлена несколько иными факторами, чем традиционное размерное масштабирование: совершенствование текущего процесса, продление времени его использования, методы 2,5D- и 3D-интеграции и т. п.
В 1975 году Гордон Мур переформулировал свой закон, отметив, что время масштабирования (т. е. перехода к следующему технологическому поколению) увеличилось до двух лет, и обозначил факторы, определяющие процесс масштабирования на новом этапе действия закона:
• увеличение площади кристалла;
• увеличение плотности расположения элементов и уменьшение их размеров;
• повышение интеллектуальности приборов и схем.
Теперь в этот перечень можно добавить четвертый фактор – повышение эффективности производства, обеспечиваемое за счет увеличения диаметра обрабатываемых пластин от 100 и 125 мм до 300 мм и, возможно, до 450 мм в обозримой перспективе. Повышению эффективности производства способствуют и многие другие факторы, которые содействуют совершенствованию технологического процесса.
В прошлом все эти факторы действовали и в размерном масштабировании. При переходе к новым (меньшим) топологическим нормам ранее построенные заводы по обработке пластин выводились из эксплуатации и строились новые производства, на которых осваивалось новое технологическое поколение, характеризующееся меньшими топологическими нормами. Но в наши дни размерное масштабирование достигло этапа, когда средние темпы роста доходов за достаточно длительный период начали сокращаться, из-за чего и появились разные подходы к адаптации технологических усовершенствований.
На Международной конференции по твердотельным приборам в феврале 2015 года (ISSCC-2015) корпорация AMD продемонстрировала приверженность к усовершенствованию своих ИС в рамках 28-нм процесса (как основного процесса их создания). Эти улучшения технологического процесса связаны с потребляемой мощностью (включая токи утечки), выходом годных и повышением производительности. Подобный подход к продлению срока применения имеющегося технологического поколения позволяет более основательно использовать все его возможности, увеличить объем полученной прибыли и лучше подготовиться к переходу на технологию следующего поколения с меньшими топологиями.
Еще бульшие выгоды может принести освоение прорывных технологий на уже отработанном процессе. Так, недавно фирма Zeno Semiconductor аттестовала разработанную ею технологию СОЗУ на однотранзисторных одноразрядных ячейках (рис.2), реализованную по 28-нм процессу (такое СОЗУ не требует операций обновления). Новая технология призвана заменить СОЗУ на шеститранзисторных одноразрядных ячейках.
Новая тенденция масштабирования также учитывает существующие технологические перспективы. Корпорация Samsung, планирующая переход от 28-нм к 14-нм процессу, уже в течение нескольких лет разрабатывает собственную 14-нм технологию с использованием FinFET – и FD SOI-процессов. Однако специалисты компании отмечают, что при уменьшении топологии с 28 нм до 14 нм появляются трудности с применением транзисторной структуры FinFET, увеличивается удельная цена транзисторов, предполагается дальнейший ее рост при уменьшении топологических размеров. Поэтому, по мнению специалистов, технология FD SOI является неплохой альтернативой, даже с бульшими (28 нм) топологическими нормами, ее необходимо развивать и есть основания считать, что она будет востребована в ближайшие годы.
Повышение интеллектуальности приборов и схем всегда было важным фактором развития. Однако, несмотря на достижение ряда улучшений основных характеристик, этот фактор не может оставаться единственным средством поддержки дальнейшего масштабирования. В этом случае альтернативой выступает фактор увеличения площади кристалла. Он особенно эффективен при использовании методов монолитной 3D-интеграции и способствует улучшению эффективности технологического процесса, что, в свою очередь, играет важную роль в 3D монолитной интеграции. Благодаря 3D-интеграции закон Мура сможет продлить свое действие еще лет на десять. Однако его главным движущим фактором станет не постоянное уменьшение размера транзисторов, а масштабирование плотности размещения элементов за счет 3D-этажирования. Рынок уже отреагировал – в продаже появились микросхемы 3D-флеш-памяти NAND-типа (приборы V-NAND), которые корпорация Samsung начала серийно выпускать в 2014 году. В 2015 году ожидалось появление второго поколения уже на 32-слойной этажерке, а дальше количество слоев может увеличиться настолько, что емкость 3D-памяти может возрасти до 1 Тбит (рис.3).
Работы по 3D-интеграции в качестве наиболее эффективного способа масштабирования следующих поколений ИС ведутся также в европейском исследовательском центре CEA-Leti (европейский центр исследований в области микроэлектроники, курируемый французским атомным ведомством), корпорациях Intel, Qualcomm и во многих других фирмах и исследовательских учреждениях. Так, 3D-монолитная технология CoolCube (низкотемпературная технология) от CEA-Leti не требует внесения изменений в процесс формирования транзисторов и может быть легко интегрирована любым заводом по обработке пластин в любое поколение технологического процесса. Корпорация Intel, со своей стороны, утверждает, что гетерогенная интеграция, позволяющая объединять в 3D ИС разнородные (по топологиям и функциональности) элементы, становится все более важной частью масштабирования (рис.4).
Таким образом, перспективность закона Мура в целом в обозримом будущем не вызывает сомнения. Просто стандартное (Ч0,7) размерное масштабирование, доминировавшее в микроэлектронике последние 50 лет, сменяется другой тенденцией – увеличением плотности размещения элементов и трехмерным этажированием компонентов, а не постоянным уменьшением размера транзисторов [2].
Результат действия закона Мура – зрелость[2] отрасли
В последние годы отмечается существенный прогресс в развитии трехмерных ИС и инфраструктуры Интернета вещей (IoT[3]) [3]. Именно с IoT связаны надежды на очередную волну продаж ИС, так как волна, обусловленная появлением и бурным ростом продаж смартфонов и планшетных ПК, идет на спад. Интересно, что IoT не требует приборов, реализованных по новейшим топологиям, для него подходят ИС, производимые на пластинах диаметром 200 мм с бульшими топологическими нормами. Развитие рынка приборов для IoT и оборудования для их производства показывает, что инвестиции в зрелое оборудование как основную базу для производства крупносерийных изделий электронной техники, в частности для IoT, востребованы. Относительно существующей производственной базы можно отметить следующее:
• заводы по обработке пластин диаметром от 150 до 200 мм составляют около 40% установленных производственных мощностей;
• мощности кремниевых заводов по обработке 200-мм пластин в период 2012–2016 годов увеличатся на 7%;
• новые применения, относящиеся к мобильным устройствам, датчикам и IoT, как ожидается, предоставят значительные возможности для производства ИС на пластинах диаметром 200 мм.
Любопытно, что из 27 млрд. долл., затраченных на оборудование заводов по обработке пластин в 2013 году, и из 31 млрд. долл. – в 2014-м, на бывшее в использовании оборудование приходилось около 5%, или 1,5 млрд. долл. ежегодно. В 2014 году инвестиции кремниевых заводов и IDM (вертикально интегрированных изготовителей ИС) в предприятия по обработке 200-мм пластин, включая б/у оборудование по обработке пластин этого диаметра, выросли на 45% [4].
Консолидация изготовителей. Для полупроводниковой промышленности в целом характерно развитие тенденции консолидации изготовителей, что свидетельствует о достижении отраслью уровня зрелости, когда только считаные изготовители сохраняют способность производить новейшие приборы. Так, например, в секторе ИС для автомобильной электроники четко определилось доминирование узкого круга изготовителей – трех североамериканских и стольких же западноевропейских фирм. Однако наиболее яркий пример консолидации – ситуация на рынке схем ДОЗУ: по сравнению с 2007 годом уже в 2013 году здесь исчезли тайваньские и японские производители, а 97% продаж контролируется двумя южнокорейскими и одной американской фирмой (рис.5). Что касается рынка перспективных схем флеш-памяти, то здесь лидируют Samsung, Micron, SK-Hynix и Toshiba/Sandisk. На рынке новейших логических приборов доминируют Samsung, GlobalFoundries, Intel и TSMC [3].
Говоря о консолидации, отметим, что в 2015 году в полупроводниковой промышленности прокатилась цунами сделок слияния / поглощения. Так, за первое полугодие объем подобных сделок составил 72 млрд. долл., что почти в шесть раз превысило среднегодовой объем слияний / поглощений за период 2010–2014 годов [5]. А после того, как в начале декабря 2015 года корпорация Microsemi перебила цену поглощения фирмы PCM-Sierra, предложенную ранее корпорацией Skyworks, годовой объем сделок слияний / поглощений превысил 100 млрд. долл. [6].
Постоянное увеличение продаж ИС порождает тенденцию, при которой ситуация в этом сегменте совпадает с периодами циклического роста / спада мирового ВВП в целом. Это стало особенно очевидно после 2010 года (рис.6). Параллельно микроэлектроника уходит в эру пост-ПК, когда значительная часть продаж не ориентирована на вычислительную технику. Теперь бульшие объемы продаж ИС приходятся на средства связи и потребительскую электронику. Так, крупнейшим покупателем ИС стала и корпорация Apple (смартфоны iPhone и планшетные ПК iPad). Динамичное развитие демонстрируют сегменты ИС для автомобильной электроники, систем безопасности и т. п.
Еще один аспект развития мировой микроэлектроники – отход от ярко выраженных этапов наращивания производственных мощностей, приводивших к перепроизводству. По мере консолидации и сокращения количества поставщиков корреляция между динамикой мирового ВВП и ростом рынка ИС в настоящее время достигла показателя 0,9, по сравнению с 0,35 в 1980-х годах. Сейчас производители ИС предпочитают модернизировать существующие мощности, а не сооружать новые для освоения очередного технологического поколения. Соответственно, больше внимания уделяется как использованию моделей fabless (чисто разработка ИС) и fab-lite[4], так и ужесточению контроля объемов капиталовложений.
Не менее важным фактором становится дефицит вновь входящих поставщиков на рынок ИС – сказывается рост стоимости выхода на рынок. Несмотря на существенную государственную поддержку, китайским фирмам приходится все труднее. Неоднократные попытки планового развития микроэлектроники в Индии не увенчались успехом, ситуация в России также не сулит прорывов.
По оценкам специалистов исследовательской корпорации IC Insights, основные изменения в базе поставок мировой микроэлектроники можно свести к следующему:
• отсутствие возможностей появления новых точек входа на рынок (аналогичных тем, какими в свое время стали микропроцессоры, кремниевые заводы (foundry, контрактное производство ИС), флеш-память и т. п.) привело к тому, что микроэлектроника оказалась замкнутой на производственные мощности считаных крупных фирм. Так, китайские компании стали последней группой новых участников рынка ИС, что помогло решить проблему избыточного инвестирования в заводы по обработке пластин;
• укрепление взаимосвязей fab-lite и fabless фирм с кремневыми заводами также будет способствовать меньшему переинвестированию производственных мощностей;
• показатель капиталовложений как доли в продажах полупроводниковых фирм уменьшился в среднем с 25% в конце 1990-х годов до 15–16% в 2010-х;
• уменьшение (вследствие консолидации) количества производителей ИС способствует снижению избыточного предложения изделий микроэлектроники. Так, по прогнозам, нынешние 60 поставщиков ИС, которые используют 200-мм пластины, вскоре будут заменены примерно 20 поставщиками, обрабатывающими 300-мм пластины, а затем – менее чем десятью производителями ИС на пластинах диаметром 450 мм.
Что касается новых периодов роста и спада продаж, то они будут иметь место по мере не только появления новых изделий и прохождения ими жизненных циклов, но и изменения циклов потребительского спроса. В целом, наблюдаемые в последние 40–45 лет трех-пятилетние циклы полупроводниковой промышленности скорее всего сохранятся до 2020 года. Что будет дальше, сложно сказать, все будет зависеть от развития эры 14-нм приборов и последующего освоения 7-нм технологического поколения.
В области ДОЗУ корпорация Samsung в рамках технологического класса 1х (от 19 до 10 нм) приложений, в соответствии с маршрутной картой, в ближайшие пять лет будет изготавливать ИС с использованием трех разных норм. В области флеш-памяти с 14-, 16-нм топологиями Samsung уже переходит к производству вертикально-ориентированных NAND ИС (V-NAND), то есть фактически трехмерных ИС. (При этом 40-нм флеш-память NAND-типа корпорация стала выпускать сравнительно недавно – в конце 2014 года.) Переход на многослойные V-NAND может сделать возможным выпуск схем емкостью более терабайта (см. рис.3).
Значительный интерес представляют литография и возможный переход на обработку пластин диаметром 450 мм. При освоении 16-/14-нм топологий активно используется 193-нм иммерсионная литография с методикой двойного формирования рисунка[5]. Освоение технологий с топологическими нормами 10 и 7 нм потребует применения еще более дорогих методик 3-4-кратного формирования рисунка или/и освоения EUV-литографии (на предельном УФ-излучении – 13,5 нм). EUV-литографию предполагалось освоить еще более 10 лет назад на уровне 90-нм топологий, однако до сих пор не удалось (проблемы с производительностью). Есть мнение, что на топологиях менее 10 нм можно будет совместно использовать EUV-литографию (критические размеры) и "двойную иммерсионку".
В области освоения обработки 450-мм пластин достигнуты определенные успехи – консорциум G450I сформулировал около 20 стандартов на пластины этого диаметра и оборудование по их обработке. Первая опытная линия, возможно, будет создана в 2016–2017 годах совместно фирмами Intel, IBM, TSMC и Samsung в штате Нью-Йорк при поддержке правительства и университета штата. В дальнейшем собственные линии по обработке 450-мм пластин планируют создать Intel, Samsung, TSMC и, возможно, GlobalFoundries [3].
Критические факторы разработки и освоения новых поколений ИС
Рентабельность. В производстве ИС три основных этапа: НИОКР, освоение производства, поточно-массовое производство. Все этапы достаточно дорогостоящие, и время их реализации – один из критических элементов достижения рентабельности.
С точки зрения движения денежной наличности наиболее трудный этап – НИОКР, так как заводы по обработке пластин ежедневно тратят сотни тысяч долларов на рабочую силу и капитальное оборудование, при этом прибыль от вновь разработанных продуктов отсутствует и затраты возместить нечем. Этап освоения и наращивания выпуска продукции начинает приносить некоторую прибыль, но выход годных и объем производства еще слишком малы для возмещения издержек производства. Более того, эта прибыль даже не покрывает затраты на НИОКР. Возмещение всех затрат начинается только с ранних этапов поточно-массового производства. На этом этапе предприятия достигают удовлетворительных показателей по числу стартовых (начатых обработкой) пластин, а также выхода годных, что обеспечивает начало компенсации расходов на первых двух этапах. Накопленный денежный поток процесса разработки и освоения новой продукции показан на рис.7. На этапе НИОКР денежный поток отрицателен, но кривая графика превращается в положительную на этапе освоения производства по мере увеличения получаемой прибыли. Суммарные издержки не покрываются до начала массового производства.
Падение цен на вновь разработанные приборы делает описанный процесс еще более проблематичным. Время от создания начального проектного решения до вывода первых ИС на рынок становится одним из критических параметров достижения рентабельности завода по обработке пластин.
Следовательно, пока завод по обработке пластин тратит средства на НИОКР, его способность возместить все издержки уменьшается по мере устойчивого падения средней продажной цены (СПЦ). Все, что может сократить этапы НИОКР и освоения новой продукции, способствует уменьшению цикла вывода нового изделия на рынок и позволяет производителю реализовывать новый товар по более высокой СПЦ. Понятно, что даже малые задержки с завершением этапов НИОКР или освоения могут привести к возникновению различий между высокорентабельным производителем и производителем, только борющимся за преодоление уровня рентабельности (см. рис.7). Организации, сумевшие первыми вывести новейшую технологию на рынок, получают бульшую часть инновационного вознаграждения. Это дает им возможность расширить рынок на старте (с точки зрения времени и денег) при разработке следующего технологического поколения и при повторении всего цикла разработка / вывод на рынок.
Управление технологическим производственным процессом позволяет видеть все происходящее на различных этапах производственного цикла. Без этого реализация цикла от НИОКР до поточно-массового производства подобна попытке собрать часы с повязкой на глазах. И это не натянутое сравнение: размеры топологических элементов современных ИС настолько малы, что не всегда различимы даже при использовании современных средств контроля, тем более что контролируется только малая часть всех обработанных пластин. Параметрические измерения (пленки, критические размеры и совмещение) осуществляются только на крайне малой доле транзисторов от общего числа транзисторов, сформированных на каждой выбранной пластине. На протяжении большей части времени производственного цикла персонал завода по обработке пластин действительно слеп. Параметрические измерения и контроль дефектов – редкие моменты, когда производитель может увидеть плоды своего труда и внести необходимые корректировки.
По мере усложнения производственного процесса риск несвоевременного достижения нужного объема выпуска продукции возрастает. Увеличение количества этапов контроля технологического процесса на стадиях НИОКР и освоения производства увеличивает число "окон", позволяющих наблюдать осуществление процесса. Инвестиции в инструментальные средства, обеспечивающие более высокое качество контроля процесса, улучшают и качество подобных "окон". И наоборот, инструментальные средства контроля или параметрических измерений с низкими рабочими характеристиками, включая точность, ухудшают качество "окон" контроля технологического процесса. Соответственно, правильно выбранная эффективная стратегия контроля процесса, включающая необходимые инструменты, способы осуществления и методы отбора образцов, реализуемые на оптимальных этапах процесса, могут значительно сократить время выполнения этапов НИОКР и освоения производства.
Что касается обработки пластин, наибольшее количество операций контроля процесса должно осуществляться на этапе НИОКР, когда выход годных близок к нулю и наблюдается наибольшее число проблем, которые требуется обнаружить и решить. После НИОКР следующим наиболее важным этапом является этап освоения производства, который требует сосредоточения внимания на высокой частоте выборки (контроль качества). Императивом является увеличение выпуска изделий до уровня рентабельности как можно в более короткий срок. И, наконец, этап поточно-массового производства требует применения эффективной стратегии управления технологическим процессом, позволяющей минимизировать риски за счет своевременного выявления проблем, ограничивающих наращивание выпуска продукции, в том числе выхода годных [7].
Отмечается, что по мере развертывания IoT проявляются не только многообещающие перспективы этой сети, но и сопутствующие технологические проблемы. Для проектировщиков и изготовителей ИС основными трудностями являются увеличивающиеся сложность и стоимость проектирования, выход годных при освоении серийного производства, издержки обработки пластин. Для решения этих вопросов требуются прорывные архитектуры и технологии интеграции, в том числе ускорение обработки данных при снижении потребляемой мощности. Повышение сложности и издержек – неотъемлемые спутники прогресса при переходе к меньшим топологическим нормам – обусловлены в основном увеличением стоимости инструментальных средств и труда проектировщиков, а также количества дорогостоящих лицензий на инструментальные средства разработки программного обеспечения, что связано с возрастанием сложности приборов.
При добавлении издержек, связанных с выходом годных при переходе на серийное производство, к издержкам проектирования ИС, включающим новые конструкции и специализации, прогнозируемые NRE (Non-Recurring Engineering cost, неповторяющиеся (разовые) расходы на проектирование и внедрение в производство) увеличиваются с 59 млн. долл. на 28-нм топологиях до 176 млн. долл. на 16-нм топологиях и 2,24 млрд. долл. на 5-нм топологиях. При этом средняя продажная цена обработанной 300-мм пластины вырастет с 9 885 долл. на 16-нм топологиях до 19620 долл. на 5-нм топологиях.
Подобные предположения подчеркивают давление, с которым столкнется микроэлектроника при разработке новых подходов к реализации проектов ИС. Эти подходы изменят стоимость измерений и контроля новейших топологических размеров элементов ИС, а генерируемые начальными продуктами прибыли должны быть достаточно большими, чтобы окупать издержки проектирования и достижения необходимого процента выхода годных при освоении массового производства.
Управление экспоненциально растущим трафиком данных. В ближайшие годы среди основных вызовов, стоящих перед индустрией средств вычислительной техники, – необходимость управления экспоненциально растущим трафиком данных при одновременном сохранении производительности серверов центров обработки и хранения данных, снижении их энергопотребления. Между тем мобильные компьютерные среды и IoT сами добавляют различные проблемы, приводящие к росту издержек проектирования ИС, – от требований длительного срока службы батарей с целью обеспечения поддержки разнородных и энергоемких применений до возможности настройки вариаций процесса, напряжения и температуры (PVT-вариации). Специалисты многих фирм и исследовательских организаций разрабатывают методики, способные справиться с подобными проблемами в кратко-, средне- и долгосрочной перспективе.
В краткосрочной перспективе представители Leti, например, отмечают преимущества технологии FD-SOI по сравнению с FinFET-технологией, ее пригодность для использования в маломощных решениях, отвечающих текущим и среднесрочным перспективным потребностям приборов, масштабируемых до уровня 10-нм технологического процесса. Кроме того, опции этажирования (стекирования) транзисторов, такие как низкотемпературная технология CoolCube (Leti), поддерживают более плотное размещение элементов и улучшенную работу КМОП-приборов. CoolCube также облегчает проектировщикам использование гетерогенной (разнородной) интеграции материалов и/или функций, предоставляет бульшую степень свободы при разбиении проектирования. Другие направления исследований включают в себя адаптивную мелкоструктурную архитектуру, смягчающую PVT-вариации и позволяющую лучше использовать поверхность кристалла ИС (увеличение производительности при той же площади) или получать кристаллы ИС меньшего размера (при сохранении производительности).
Маршрутная карта Leti на среднесрочную перспективу предусматривает работы над нейроморфическими архитектурами, способными обеспечить полную передачу успешных алгоритмов в специализированные физические системы, которые смогут достигнуть энергоэффективных вычислений. Лучшим кандидатом с точки зрения согласования физической реализации характеристик являются глубоко рекуррентные [нейронные] сети с импульсным кодированием. Эта новая архитектура также позволяет осуществлять сосредоточение памяти и вычислительных возможностей наподобие того, как это реализовано в биологических системах, где синаптические элементы осуществляют хранение (данных), межсоединение и нелинейные операции. Кроме того, эта архитектура использует преимущества таких передовых методик Leti, как новейшие RRAM, 3D- и КМОП-структуры с малой потребляемой мощностью, способных решать проблемы с плотностью размещения синапсов при одновременном сохранении ультранизкой потребляемой мощности.
С точки зрения очень долгосрочной перспективы, основное внимание специалисты Leti уделяют технологическим возможностям квантовых вычислений, привлекательные аспекты включают в себя суперпозицию состояний квантовых кубитов в максимально параллельных системах и обратимых операторов, удерживающих потребление электроэнергии на минимуме. Эта архитектура, которая, возможно, появится через 20 лет, как ожидается, беспрецедентно ускорит вычисления и будет оптимальной для решения сложных оптимизационных проблем [8].
Гигаразмерные конструкции – главная проблема проектирования ИС в 2015 году
На протяжении многих лет термин "наноразмер" использовался в полупроводниковой промышленности для описания размеров масштабируемых транзисторов, обозначавших новые технологические достижения. В настоящее время, когда в соответствии с законом Мура минимальные размеры топологических элементов ушли ниже планки в 28 нм, все чаще встречается термин "гигаразмерность", отражающий переход к сложным проблемам, вызванным большим объемом массивов данных, ставших частью проектирования ИС. Собственно, гигаразмерность подразумевает суперинтегрированные системы-на-кристалле (SoC), содержащие более 3 млрд. транзисторов и реализованные по технологическим 16-/14-нм процессам с выходом на 10-нм уровень топологий. Возникшая проблема гигаразмерности требует выработки совместных решений от поставщиков инструментальных средств САПР, ведущих фирм-проектировщиков ИС и кремниевых заводов, выпускающих новейшие ИС.
Наноразмерные технологические достижения обеспечили возможность появления гигаразмерных применений по большому диапазону технологических платформ, включая наиболее популярные мобильные, IoT и носимые приборы (wearables, например, микродисплей, встроенный в очки, или датчики и другие устройства, вмонтированные в одежду или обувь). Возникла необходимость исследования инструментальных средств САПР для нового класса приборов.
С одной стороны, повышаются важность и трудность точного моделирования наноразмерных приборов, в том числе за счет сложных физических эффектов, обусловленных малыми геометриями размеров и сложными приборными структурами. Кремниевые заводы предъявляют все более высокие требования к проектировщикам и точности моделей, усложняются стандарты наборов средств проектирования процессов. Соответственно, проектировщикам необходимо глубоко понимать платформы процесса – в целях обеспечения конкурентоспособности их интеллектуальной собственности (СФ-блоки) или ИС.
С другой стороны, гигаразмерные конструкции требуют точных инструментальных средств для обработки увеличивающихся проектных размеров. Малое напряжение питания, связанное с технологическими достижениями и маломощными применениями, а также воздействие различных результатов изменений параметров процесса обработки сузили доступные границы проектирования. Более того, большой размер схем сделал проектирование чувствительным к малым току утечки и запасу по помехоустойчивости. Таким образом, точность вскоре станет узким местом гигаразмерных конструкций.
Использование традиционных инструментальных средств проектирования, таких как FastSPICE, для моделирования и верификации больших конструкций в основном приводит к ухудшению точности по емкости и производительности. Затрудняется определение характеристик крупных схем памяти или синхронизация сигналов в пределах всего кристалла ИС и верификация мощности. Поскольку встраиваемая память может занимать более 50% площади кристалла ИС, это будет оказывать значительное воздействие на производительность и мощность ИС. Для новейших конструкций определение характеристик и верификация мощности или синхронизации сигналов требует более высокой точности, чем может предложить FastSPICE.
Для преодоления описанных выше трудностей средства моделирования ИС следующего поколения должны предлагать высокую точность традиционного SPICE моделирования, с одной стороны, и преимущества емкости и производительности FastSPICE моделирования – с другой. Новые игроки, выходящие на рынок гигаразмерного SPICE-моделирования, охотно поддерживают новейшие технологические процессы, такие как 16-/14-нм FinFET, что еще больше увеличивает проблемы, связанные с емкостью и точностью. Соответственно, требуется создание гигаразмерного SPICE-средства моделирования, способного решать задачи моделирования малых и крупных блоков, определения характеристик или верификации всего кристалла. Подобное средство должно обладать чистой SPICE моделирующей машиной, гарантирующей точность и предотвращающей появление несогласованностей в традиционном технологическом процессе проектирования. Кроме того, его можно будет использовать как эталон для FastSPICE применений или для непосредственной замены FastSPICE при проектировании схем памяти [9].
* * *
Можно с уверенностью говорить о том, что вклад микроэлектроники в развитие мировой экономики и в улучшение качества жизни будет увеличиваться. В своем измененном виде закон Мура вполне может продолжать действовать до 2020–2025 годов, в том числе благодаря освоению производства новых материалов, приборных структур и архитектур. Внедрение новых технологий, материалов и приборных структур в определяющей мере будет зависеть от рентабельности. Все большее значение приобретает фактор своевременности разработки, освоения в производстве и вывода на рынок новой продукции. Спрос на применение 2,5D и 3D разнородных конструкций представляется наиболее эффективным путем масштабирования следующих поколений ИС. Вероятно, все шире будут использоваться гигаразмерные конструкции. Процесс консолидации отрасли будет продолжаться по мере увеличения издержек производства – все меньшее количество крупных фирм будут контролировать все большую долю продаж.
ЛИТЕРАТУРА
1. IHS says Moore’s Law led to trillions of dollars added to global economy // Solid State Technology. The Pulse, June 23, 2015.
2. Zvi Or-Bach. Moore’s Law to keep on 28 nm // Solid State Technology. The Pulse, May 15, 2015.
3. Dick James. The Confab – Semi Industry is Now Mature // Solid State Technology. The Pulse, May 26, 2015.
4. Peter Connock. Europe’s secondary industry in the spotlight // Solid State Technology. Advanced Packaging, September 22, 2015.
5. Tsunami of M&A deals underway in the semiconductor industry in 2015 // Solid State Technology. The Pulse, July 31, 2015.
6. Dylan McGrath. Semiconductor industry M&A breach $100B mark // EE Times Asia, 03 December, 2015.
7. Douglas G. Sutherland and David W. Price. Process Watch: Time is the enemy of profitability // Solid State Technology. The Pulse, May 15, 2015.
8. Bruno Mourey. What chipmakers will need to address growing complexity, cost of IC design and yield ramps //Solid State Technology. The Pulse, June 30, 2015.
9. Zhihong Liu. Giga-scale challenges will dominate 2015 // Solid State Technology. The Pulse, February 13, 2015.
--------------------------------------------------------------------------------
[1] 1 АО "Электроника".
2 ФГБНУ "Экспертно-аналитический центр".
[2] Зрелость отрасли или технологии означает преодоление фрагментированности рынка/отрасли, достижение устойчивости и прогнозируемости развития, отработанность технологии на текущем уровне, а также понимание перспектив ее дальнейшего развития.
[3] IoT – Internet of Things – понятие, относящееся к однозначно опознаваемым объектам (вещам) и их виртуальным представлениям в интернет-подобных структурах; охватывает все подключаемые к Интернету приборы и устройства различного назначения.
[4] fablite (fab-lite) – так называемая стратегия “легких активов”, используемая IDM. На уровне топологий до 90–65 нм предусматривалось продолжение производства на собственных мощностях только новейших ИС (с высокой добавленной стоимостью) по наиболее передовым процессам; производство ИС со средним и меньшим уровнем добавленной стоимости передавалось сторонним фирмам в рамках использования модели fabless-foundry. Переходной этап от IDM к fabless-фирме (пример – ADM). Есть и другой вариант: при переходе на топологии 45-32 нм и менее оставляются только новейшие опытно-экспериментальные мощности для отработки перспективных технологий (например, FD SOI), а серийное производство отдается на кремниевые заводы или свободные мощности IDM (пример – STMicroelectronics).
[5] Double patterning – методика двойного формирования рисунка; перспективная методика, требующая двукратного экспонирования. На первом этапе экспонируется половина количества линий, проводится травление и осуществляются дальнейшие этапы технологического процесса. Затем на пластину наносится другой слой резиста, и вторая половина рисунка экспонируется в промежутки между первым набором линий. Достаточно дорогостоящий и медленный подход, но с технической стороны сравнительно легкий, хотя требует повышенной точности совмещения – не менее 2 нм.
Отзывы читателей
