eng
Выпуск #2/2007
А.Койнов.
Решения SDR для аппаратуры WiMAX: ПЛИС, DSP или нечто иное?
Решения SDR для аппаратуры WiMAX: ПЛИС, DSP или нечто иное?
Просмотры: 2814
Термином Software-Defined Radio (SDR) обозначают цифровые системы радиосвязи, в которых задачи обработки сигнала решаются в основном программными средствами. Главное преимущество SDR-устройств — добавлять новые опции и протоколы можно с помощью простой замены программного обеспечения (ПО). Однако разработка таких систем требует соответствующей платформы. Традиционные реализации, основанные на FPGA или DSP, уступают инновационному подходу фирмы picoChip: массиву процессорных элементов.
Традиционные SDR-решения
Применение SDR обеспечивает соответствие постоянно развивающимся стандартам, снижает стоимость изделия и затраты на его разработку. Кроме того, повышается гибкость устройств – на одной плате можно создать устройство с поддержкой физических уровней (PHY) различных протоколов беспроводной связи (WCDMA, WiMAX*, TD-SCDMA).
Неудивительно, что SDR задействуются для реализации PHY беспроводных сетей связи масштаба города [1] WiMAX. Стандарт предусматривает передачу данных посредством OFDM-модуляции с помехоустойчивым каскадным кодированием (сверточный код с декодированием по алгоритму Витерби и код Рида-Соломона). В ближайшем будущем ожидается массовое внедрение адаптивных антенных (AAS) и MIMO (Multiple Input – Multiple Output) систем.
Физический уровень включает прием/передачу данных, модуляцию, синхронизацию, кодирование и т.д. Как правило, применяемые SDR строятся на основе DSP (Texas Instruments TMS320TCI6482 [2]) или ПЛИС FPGA (Altera Stratix II [3], Xilinx Virtex4 (5) [4]). В первом случае упрощается процесс написания и отладки ПО, но падает эффективность реализации битовых алгоритмов. Дело в том, что многие архитектуры процессоров общего назначения и DSP оперируют словами фиксированного размера (8, 16, 32 бит и т.д.). Поэтому, при обращениях к битам их нужно извлекать (а затем и упаковывать обратно) операциями сдвига. При этом последовательная структура ядра не позволяет выполнять параллельно несколько битовых операций или других команд. Особенно это влияет на эффективность рекурсивных алгоритмов, таких как декодер Витерби.
На ПЛИС можно гибко распределять ресурсы системы: производить параллельные вычисления, учитывать разрядность входных аргументов и нужную точность на выходе при создании модулей. Однако сроки выполнения проекта на FPGA длительнее по сравнению с DSP-подходом, к тому же программирование на уровне элементарных вычислительных механизмов более трудоемкое и требует особой квалификации.
Оба варианта решений несовершенны, что вынуждает производителей беспроводных систем искать альтернативные подходы к созданию SDR. Один из них – совместное использование DSP и FPGA (рис.1). Например, один из сигнальных процессоров может выполнять подготовку данных к передаче, другой — обеспечивать прием, синхронизацию и восстановление данных. А на FPGA следует реализовать наиболее ресурсоемкие функции приемника и передатчика (алгоритмы декодирования Витерби, шифрование, корреляторы).
Данный подход представляется работоспособным, но не оптимальным. Во многом увеличение пропускной способности системы зависит от способа обмена данными с FPGA. Кроме того, вся цепочка обработки данных не реализуется в одном программном процессе, а это усложняет ПО.
Альтернативное решение от picoChip – архитектура picoArray
Другой подход разработки SDR применяет компания picoChip [5], производитель системных решений для абонентских и базовых станций (БС). Аппаратная основа устройств picoChip – цифровые процессоры PC102 (PC20x) на архитектуре picoArray (рис.2), которая изначально проектировалась для реализации физических уровней CDMA, UMTS, WiMAX.
Разработчики отказались от универсальных вычислительных средств в SDR и создали многопроцессорную ИС, объединяющую сотни процессорных элементов в единый массив. Элементы оптимизированы для задач цифровой обработки сигналов (ЦОС) и алгоритмов беспроводной связи. Производительность повышается и за счет конвейеров (pipeline) и параллельных вычислений алгоритмов на нескольких элементах. Для описания конфигурации системы в этой архитектуре используют модификацию языка VHDL — Structural VHDL.
PicoArray – это массив процессоров (Array Elements, AE) и аппаратных ускорителей, соединенных широкополосной шиной (picoBus). AE представляет собой 16-битный RISC-процессор с длинными словами команд (Long instruction word, LIW) по 64 бит и раздельной памятью данных и программ, портами конфигурации и доступа к picoBus (риc.3).
Процессоры отличаются функциональными возможностями. Те, что снабжены модулем умножения и большим объемом памяти, оптимизированы для функций управления БС (табл.1).
LIW-ядро процессорного элемента (рис.4) позволяет исполнять до трех инструкций за один такт. Благодаря такой структуре, каждый (из сотен!) AE не уступает в производительности DSP TMS320C55xx от Texas Instruments, которые выполняют до 9,6 млрд. операций в секунду (GIPS) при частоте 600 MГц.
AE передают данные через picoBus методом временного мультиплексирования (Time Division Duplex, TDD) по 32 бита за временной интервал, с маршрутизацией по принципу коммутации каналов. Разработчик ПО описывает конфигурацию портов AE (чтение или запись), соединения между AE (в терминологии picoChip – сигналы) и периодичность передачи данных по ним. Далее, на этапе сборки проекта, указанные порты и сигналы сопоставляются с портами конкретных AE, резервируются временные интервалы picoBus и конфигурируются матрицы переключателей (Switch Matrix). Таким образом, обмен данными регулируется компилятором и определяется при сборке проекта. Шина с подобным статическим планированием не требует арбитража: соответственно, процесс верификации и интеграции системы упрощается по сравнению с традиционными DSP с динамическим планированием. Механизм прерываний не предусмотрен, поэтому работа AE синхронизируется только обменом данных.
Важное преимущество данной платформы – возможность соединить до нескольких десятков picoArray-процессоров с помощью интерфейсов IPI (Inter-picoArray Interface, IPI) и программировать их как единую группу. Правда, объединяют обычно не больше 16 процессорных массивов, поскольку имеются ограничения на время распространения сигнала синхронизации и на количество устройств на плате.
Кажется, что создать ПО для такой системы чрезвычайно сложно. Однако принципиальное отличие от процесса разработки ПО обычных процессорных систем – появление обязательного этапа структурирования, разбиения задачи на блоки и планирования задействования ресурсов (памяти, временных интервалов picoBus и т.п.).
Язык описания системы и ее компонентов предусматривает вставки кода на языке Си и LIW-ассемблере. Для разработки и отладки проектов предоставляется система picoTools (рис.5), в которую входят:
-препроцессор picoElaborator и основанный на GCC компилятор C Compiler;
-утилита picoPartition для распределения программных модулей между микросхемами, составляющими матрицу picoArray, или несколькими picoArray;
-утилита picoPlastic (Place and Switch to IC), которая в автоматическом режиме назначает программным модулям процессоры для исполнения, планирует -использование picoBus и взаимодействие с IPI;
-отладчик проекта picoDebugger для мониторинга состояния AE и их сигналов, пошагового выполнения проекта, установки точек останова и т.п. Работает в режимах программного симулятора и аппаратного эмулятора.
Сначала проект (программный код и описание системы в формате VHDL) поступает на препроцессор, далее компилируется и преобразуется в ассемблер AE. После этого происходит распределение (partitioning) программных модулей между массивами системы. На следующем этапе (Place and Switch) программные модули, отведенные данному picoArray, привязываются к конкретным AE. Затем назначаются временные интервалы сигналам AE и конфигурируются матрицы переключателей picoBus. Запуск и отладку проекта можно производить как в программном симуляторе, так и на реальной аппаратной платформе.
От архитектуры – к процессорам ЦОС…
Коммуникационные процессоры, построенные на архитектуре picoArray, сочетают в одном устройстве вычислительную мощь FPGA с удобством программирования DSP. Другое их достоинство – снижение потребления питания и расходов на инфраструктуру систем WiMax и 3G. Первый процессор с массивным параллелизмом, PC101, производил до 30 млрд. операций умножения с накоплением (MAC-операций) в секунду при частоте 160 МГц. Для разработки PC102 (рис.6) специалисты Synopsys предоставили САПР, оптимизированную для проектов picoChip. Благодаря этому PC102 превосходит по характеристикам своего предшественника.
Периферия PC102 включает:
host-интерфейс для коммуникации с процессором общего назначения – набор регистров и четыре канала прямого доступа к памяти (Direct Memory Access, DMA);
интерфейс внешней памяти, можно подключать 8 Мбайт SRAM или 128 Мбайт SDRAM;
асинхронные интерфейсы (Asynchronous Data Interface, ADI) для подключения АЦП/ЦАП и интерфейсы IPI.
На смену PC102 приходит новая линейка picoArray-процессоров – PC202, PC203, PC205 (табл.2). Основные преимущества – улучшенная номенклатура аппаратных ускорителей и встроенный процессор общего назначения ARM9 (в моделях PC202 и PC205). ARM9, выполняющий сложный управляющий код, позволяет создавать недорогие "одночиповые" абонентские и микробазовые станции (БС на небольшое число абонентов). Причем для реализации базовой конфигурации
PHY 802.16e достаточно одного PC203/205 вместо двух PC102.
…И полноценным телекоммуникационным платформам
На основе PC102 и PC20x компания picoChip разработала ряд аппаратных и программных платформ. Диапазон решений широк: от приложений WiMax до фемтосот (домашних БС) и пикосот в сетях WCDMA.
Для реализации физического и нижнего канального (Media Access Control, MAC) уровней WiMax IEEE802.16e-2005 OFDMA поставляется программный прототип (Reference design) PC8530. Кроме обязательных опций стандарта он поддерживает сверточные турбокоды (Convolutional Turbo Code, CTC) и метод контроля ошибок Hybrid ARQ, множество режимов для соединения с различными ВЧ-интерфейсами. Программный интерфейс приложений (Application Programming Interface, API) упрощает интеграцию PHY- и MAC-уровней. Для управления и передачи данных API предусмотрен host-интерфейс. Библиотеки PC8530 содержат верифицированный программный код, оптимизированный для процессоров PC102 и PC203.
Аппаратной платформой для PC8530 является прототип PC7218 – SDR с поддержкой 802.16-2004, 802.16e, WiBRO*.
PC7218 включает два процессора PC102 (или один PC203), процессор общего назначения Freescale MPC8560 для операций MAC-уровня; криптопроцессор HiFn 7955 (алгоритмы шифрования DES, 3DES, AES), порты Ethernet 10/100/1000. В качестве опционного расширения PC7218 поставляется аналоговая плата для соединения с популярными ВЧ-интерфейсами.
Также PC8530 работает на аппаратной платформе PC7205 –
в прототипе системного решения PC6530. В нем реализованы как физический (PC205), так и канальный (программная реализация PC2530) уровни WiMAX IEEE 802.16e. PC6530 идеально подходит для БС с небольшим числом пользователей, обладает улучшенными характеристиками приема. Аппаратное обеспечение (PC7205) включает PC205, модули шифрования, помехоустойчивого кодирования и БПФ,
128 Мбайт SDRAM, порт Ethernet 10/100 и два порта RS232, три аналоговых порта для ВЧ-интерфейсов. Отметим дополнительную опцию синхронизации фемтосоты с помощью IP соединений, соответствующую IEEE 1588 (Precise Time Synchronization as the Basis for Real Time Applications in Automation). С платформой поставляется полный набор средств разработки ПО для ОС Linux. Дополнительно к PC7205 прилагаются платы для создания аналоговых I/Q интерфейсов или подключения готовых ВЧ-решений (Radio Card Connector, RCC): ARCC (PC7110) и Analog Devices AD935X.
Операторов сотовой связи все больше интересуют домашние БС WCDMA, и здесь picoChip — ведущий поставщик прототипов модемов. Так, ПО PC8208 служит для построения базовых передающих станций (Base Transceiver Station, BTS) в жилых и офисных помещениях. Реализованная на нем фемтосота обслуживает до 4 пользователей в радиусе 200 м и обеспечивает скорость 7 Мбит/c по протоколу HSDPA. Более совершенная модификация PC8208 – прототип PC8209 — предоставляет скоростной доступ и по восходящему каналу (HSUPA). Кроме того, picoChip планирует выпустить программные прототипы PC8218 и PC8228 (рассчитанные на два PC203) для пикосот и микросот соответственно (табл.3).
Сейчас компания работает с производителями беспроводных решений над созданинием точек доступа в жилых помещениях не только для сетей WCDMA (Wideband Code Division Multiple Access), но и CDMA2000, GSM, и WiMAX.
Архитектурa picoArray, к сожалению, также не лишена недостатков. Так, реализация PHY WiMAX на picoArray не поддерживает профили* с шириной канала более 10 МГц, во многом из-за невысокой тактовой частоты. Это ограничивает максимальную скорость передачи данных в радиоканале до 37 Мбит/с. Тем не менее, решения picoChip для построения SDR обладают производительностью, ранее недостижимой в данной ценовой и массогабаритной категории. На базе аппаратных и программных решений picoChip созданы системы Airspan, Intel, Ericsson, Nortel, InfiNet Wireless и др. Параллелизм архитектуры picoArray в сочетании с детерминированной шиной и простотой RISC-процессоров гарантирует выполнение приложений с эффективностью на уровне теоретического максимума.
Литература
1.Air Interface for Fixed Broadband Wireless Access Systems. IEEE Std 802.16™-2004.
2.WiMAX Infrastructure Solutions from Texas Instruments, http://www.ti.com/wimaxwi
3.Accelerating WiMAX System Design with FPGAs. White Paper. http://www.altera.com/literature/wp/wp_wimax.pdf
4.Xilinx Solutions for WiMAX/WiBro System Design, http://www.xilinx.com/esp/wireless/bfwa/ieee_802_16.htm
5.picoChip, http://picochip.com
6.Койнов А.В. Особенности реализации физического уровня WiMAX на SDR. Опыт использования SDR от picoChip. – В кн.: Материалы Второй Всероссийской научно-практической конференции форума WiMAX.
Применение SDR обеспечивает соответствие постоянно развивающимся стандартам, снижает стоимость изделия и затраты на его разработку. Кроме того, повышается гибкость устройств – на одной плате можно создать устройство с поддержкой физических уровней (PHY) различных протоколов беспроводной связи (WCDMA, WiMAX*, TD-SCDMA).
Неудивительно, что SDR задействуются для реализации PHY беспроводных сетей связи масштаба города [1] WiMAX. Стандарт предусматривает передачу данных посредством OFDM-модуляции с помехоустойчивым каскадным кодированием (сверточный код с декодированием по алгоритму Витерби и код Рида-Соломона). В ближайшем будущем ожидается массовое внедрение адаптивных антенных (AAS) и MIMO (Multiple Input – Multiple Output) систем.
Физический уровень включает прием/передачу данных, модуляцию, синхронизацию, кодирование и т.д. Как правило, применяемые SDR строятся на основе DSP (Texas Instruments TMS320TCI6482 [2]) или ПЛИС FPGA (Altera Stratix II [3], Xilinx Virtex4 (5) [4]). В первом случае упрощается процесс написания и отладки ПО, но падает эффективность реализации битовых алгоритмов. Дело в том, что многие архитектуры процессоров общего назначения и DSP оперируют словами фиксированного размера (8, 16, 32 бит и т.д.). Поэтому, при обращениях к битам их нужно извлекать (а затем и упаковывать обратно) операциями сдвига. При этом последовательная структура ядра не позволяет выполнять параллельно несколько битовых операций или других команд. Особенно это влияет на эффективность рекурсивных алгоритмов, таких как декодер Витерби.
На ПЛИС можно гибко распределять ресурсы системы: производить параллельные вычисления, учитывать разрядность входных аргументов и нужную точность на выходе при создании модулей. Однако сроки выполнения проекта на FPGA длительнее по сравнению с DSP-подходом, к тому же программирование на уровне элементарных вычислительных механизмов более трудоемкое и требует особой квалификации.
Оба варианта решений несовершенны, что вынуждает производителей беспроводных систем искать альтернативные подходы к созданию SDR. Один из них – совместное использование DSP и FPGA (рис.1). Например, один из сигнальных процессоров может выполнять подготовку данных к передаче, другой — обеспечивать прием, синхронизацию и восстановление данных. А на FPGA следует реализовать наиболее ресурсоемкие функции приемника и передатчика (алгоритмы декодирования Витерби, шифрование, корреляторы).
Данный подход представляется работоспособным, но не оптимальным. Во многом увеличение пропускной способности системы зависит от способа обмена данными с FPGA. Кроме того, вся цепочка обработки данных не реализуется в одном программном процессе, а это усложняет ПО.
Альтернативное решение от picoChip – архитектура picoArray
Другой подход разработки SDR применяет компания picoChip [5], производитель системных решений для абонентских и базовых станций (БС). Аппаратная основа устройств picoChip – цифровые процессоры PC102 (PC20x) на архитектуре picoArray (рис.2), которая изначально проектировалась для реализации физических уровней CDMA, UMTS, WiMAX.
Разработчики отказались от универсальных вычислительных средств в SDR и создали многопроцессорную ИС, объединяющую сотни процессорных элементов в единый массив. Элементы оптимизированы для задач цифровой обработки сигналов (ЦОС) и алгоритмов беспроводной связи. Производительность повышается и за счет конвейеров (pipeline) и параллельных вычислений алгоритмов на нескольких элементах. Для описания конфигурации системы в этой архитектуре используют модификацию языка VHDL — Structural VHDL.
PicoArray – это массив процессоров (Array Elements, AE) и аппаратных ускорителей, соединенных широкополосной шиной (picoBus). AE представляет собой 16-битный RISC-процессор с длинными словами команд (Long instruction word, LIW) по 64 бит и раздельной памятью данных и программ, портами конфигурации и доступа к picoBus (риc.3).
Процессоры отличаются функциональными возможностями. Те, что снабжены модулем умножения и большим объемом памяти, оптимизированы для функций управления БС (табл.1).
LIW-ядро процессорного элемента (рис.4) позволяет исполнять до трех инструкций за один такт. Благодаря такой структуре, каждый (из сотен!) AE не уступает в производительности DSP TMS320C55xx от Texas Instruments, которые выполняют до 9,6 млрд. операций в секунду (GIPS) при частоте 600 MГц.
AE передают данные через picoBus методом временного мультиплексирования (Time Division Duplex, TDD) по 32 бита за временной интервал, с маршрутизацией по принципу коммутации каналов. Разработчик ПО описывает конфигурацию портов AE (чтение или запись), соединения между AE (в терминологии picoChip – сигналы) и периодичность передачи данных по ним. Далее, на этапе сборки проекта, указанные порты и сигналы сопоставляются с портами конкретных AE, резервируются временные интервалы picoBus и конфигурируются матрицы переключателей (Switch Matrix). Таким образом, обмен данными регулируется компилятором и определяется при сборке проекта. Шина с подобным статическим планированием не требует арбитража: соответственно, процесс верификации и интеграции системы упрощается по сравнению с традиционными DSP с динамическим планированием. Механизм прерываний не предусмотрен, поэтому работа AE синхронизируется только обменом данных.
Важное преимущество данной платформы – возможность соединить до нескольких десятков picoArray-процессоров с помощью интерфейсов IPI (Inter-picoArray Interface, IPI) и программировать их как единую группу. Правда, объединяют обычно не больше 16 процессорных массивов, поскольку имеются ограничения на время распространения сигнала синхронизации и на количество устройств на плате.
Кажется, что создать ПО для такой системы чрезвычайно сложно. Однако принципиальное отличие от процесса разработки ПО обычных процессорных систем – появление обязательного этапа структурирования, разбиения задачи на блоки и планирования задействования ресурсов (памяти, временных интервалов picoBus и т.п.).
Язык описания системы и ее компонентов предусматривает вставки кода на языке Си и LIW-ассемблере. Для разработки и отладки проектов предоставляется система picoTools (рис.5), в которую входят:
-препроцессор picoElaborator и основанный на GCC компилятор C Compiler;
-утилита picoPartition для распределения программных модулей между микросхемами, составляющими матрицу picoArray, или несколькими picoArray;
-утилита picoPlastic (Place and Switch to IC), которая в автоматическом режиме назначает программным модулям процессоры для исполнения, планирует -использование picoBus и взаимодействие с IPI;
-отладчик проекта picoDebugger для мониторинга состояния AE и их сигналов, пошагового выполнения проекта, установки точек останова и т.п. Работает в режимах программного симулятора и аппаратного эмулятора.
Сначала проект (программный код и описание системы в формате VHDL) поступает на препроцессор, далее компилируется и преобразуется в ассемблер AE. После этого происходит распределение (partitioning) программных модулей между массивами системы. На следующем этапе (Place and Switch) программные модули, отведенные данному picoArray, привязываются к конкретным AE. Затем назначаются временные интервалы сигналам AE и конфигурируются матрицы переключателей picoBus. Запуск и отладку проекта можно производить как в программном симуляторе, так и на реальной аппаратной платформе.
От архитектуры – к процессорам ЦОС…
Коммуникационные процессоры, построенные на архитектуре picoArray, сочетают в одном устройстве вычислительную мощь FPGA с удобством программирования DSP. Другое их достоинство – снижение потребления питания и расходов на инфраструктуру систем WiMax и 3G. Первый процессор с массивным параллелизмом, PC101, производил до 30 млрд. операций умножения с накоплением (MAC-операций) в секунду при частоте 160 МГц. Для разработки PC102 (рис.6) специалисты Synopsys предоставили САПР, оптимизированную для проектов picoChip. Благодаря этому PC102 превосходит по характеристикам своего предшественника.
Периферия PC102 включает:
host-интерфейс для коммуникации с процессором общего назначения – набор регистров и четыре канала прямого доступа к памяти (Direct Memory Access, DMA);
интерфейс внешней памяти, можно подключать 8 Мбайт SRAM или 128 Мбайт SDRAM;
асинхронные интерфейсы (Asynchronous Data Interface, ADI) для подключения АЦП/ЦАП и интерфейсы IPI.
На смену PC102 приходит новая линейка picoArray-процессоров – PC202, PC203, PC205 (табл.2). Основные преимущества – улучшенная номенклатура аппаратных ускорителей и встроенный процессор общего назначения ARM9 (в моделях PC202 и PC205). ARM9, выполняющий сложный управляющий код, позволяет создавать недорогие "одночиповые" абонентские и микробазовые станции (БС на небольшое число абонентов). Причем для реализации базовой конфигурации
PHY 802.16e достаточно одного PC203/205 вместо двух PC102.
…И полноценным телекоммуникационным платформам
На основе PC102 и PC20x компания picoChip разработала ряд аппаратных и программных платформ. Диапазон решений широк: от приложений WiMax до фемтосот (домашних БС) и пикосот в сетях WCDMA.
Для реализации физического и нижнего канального (Media Access Control, MAC) уровней WiMax IEEE802.16e-2005 OFDMA поставляется программный прототип (Reference design) PC8530. Кроме обязательных опций стандарта он поддерживает сверточные турбокоды (Convolutional Turbo Code, CTC) и метод контроля ошибок Hybrid ARQ, множество режимов для соединения с различными ВЧ-интерфейсами. Программный интерфейс приложений (Application Programming Interface, API) упрощает интеграцию PHY- и MAC-уровней. Для управления и передачи данных API предусмотрен host-интерфейс. Библиотеки PC8530 содержат верифицированный программный код, оптимизированный для процессоров PC102 и PC203.
Аппаратной платформой для PC8530 является прототип PC7218 – SDR с поддержкой 802.16-2004, 802.16e, WiBRO*.
PC7218 включает два процессора PC102 (или один PC203), процессор общего назначения Freescale MPC8560 для операций MAC-уровня; криптопроцессор HiFn 7955 (алгоритмы шифрования DES, 3DES, AES), порты Ethernet 10/100/1000. В качестве опционного расширения PC7218 поставляется аналоговая плата для соединения с популярными ВЧ-интерфейсами.
Также PC8530 работает на аппаратной платформе PC7205 –
в прототипе системного решения PC6530. В нем реализованы как физический (PC205), так и канальный (программная реализация PC2530) уровни WiMAX IEEE 802.16e. PC6530 идеально подходит для БС с небольшим числом пользователей, обладает улучшенными характеристиками приема. Аппаратное обеспечение (PC7205) включает PC205, модули шифрования, помехоустойчивого кодирования и БПФ,
128 Мбайт SDRAM, порт Ethernet 10/100 и два порта RS232, три аналоговых порта для ВЧ-интерфейсов. Отметим дополнительную опцию синхронизации фемтосоты с помощью IP соединений, соответствующую IEEE 1588 (Precise Time Synchronization as the Basis for Real Time Applications in Automation). С платформой поставляется полный набор средств разработки ПО для ОС Linux. Дополнительно к PC7205 прилагаются платы для создания аналоговых I/Q интерфейсов или подключения готовых ВЧ-решений (Radio Card Connector, RCC): ARCC (PC7110) и Analog Devices AD935X.
Операторов сотовой связи все больше интересуют домашние БС WCDMA, и здесь picoChip — ведущий поставщик прототипов модемов. Так, ПО PC8208 служит для построения базовых передающих станций (Base Transceiver Station, BTS) в жилых и офисных помещениях. Реализованная на нем фемтосота обслуживает до 4 пользователей в радиусе 200 м и обеспечивает скорость 7 Мбит/c по протоколу HSDPA. Более совершенная модификация PC8208 – прототип PC8209 — предоставляет скоростной доступ и по восходящему каналу (HSUPA). Кроме того, picoChip планирует выпустить программные прототипы PC8218 и PC8228 (рассчитанные на два PC203) для пикосот и микросот соответственно (табл.3).
Сейчас компания работает с производителями беспроводных решений над созданинием точек доступа в жилых помещениях не только для сетей WCDMA (Wideband Code Division Multiple Access), но и CDMA2000, GSM, и WiMAX.
Архитектурa picoArray, к сожалению, также не лишена недостатков. Так, реализация PHY WiMAX на picoArray не поддерживает профили* с шириной канала более 10 МГц, во многом из-за невысокой тактовой частоты. Это ограничивает максимальную скорость передачи данных в радиоканале до 37 Мбит/с. Тем не менее, решения picoChip для построения SDR обладают производительностью, ранее недостижимой в данной ценовой и массогабаритной категории. На базе аппаратных и программных решений picoChip созданы системы Airspan, Intel, Ericsson, Nortel, InfiNet Wireless и др. Параллелизм архитектуры picoArray в сочетании с детерминированной шиной и простотой RISC-процессоров гарантирует выполнение приложений с эффективностью на уровне теоретического максимума.
Литература
1.Air Interface for Fixed Broadband Wireless Access Systems. IEEE Std 802.16™-2004.
2.WiMAX Infrastructure Solutions from Texas Instruments, http://www.ti.com/wimaxwi
3.Accelerating WiMAX System Design with FPGAs. White Paper. http://www.altera.com/literature/wp/wp_wimax.pdf
4.Xilinx Solutions for WiMAX/WiBro System Design, http://www.xilinx.com/esp/wireless/bfwa/ieee_802_16.htm
5.picoChip, http://picochip.com
6.Койнов А.В. Особенности реализации физического уровня WiMAX на SDR. Опыт использования SDR от picoChip. – В кн.: Материалы Второй Всероссийской научно-практической конференции форума WiMAX.
Отзывы читателей
