eng
Выпуск #4/2007
И.Абрамов, О.Дворников.
Проектирование аналоговых и аналого-цифровых БИС. Уменьшение паразитного взаимодействия элементов
Проектирование аналоговых и аналого-цифровых БИС. Уменьшение паразитного взаимодействия элементов
Просмотры: 5947
Спроектировать работоспособную интегральную микросхему без учета влияния паразитных эффектов на кристалле при современном уровне микроэлектронной технологии уже практически невозможно. Особенно, если речь идет о разработке аналоговых и аналого-цифровых БИС. Даже опытные разработчики не всегда могут предсказать, как отразится на параметрах аналогового устройства паразитное взаимодействие интегральных элементов. В предлагаемой статье рассмотрены основные причины возникновения паразитных эффектов между интегральными элементами и предложены способы проектирования, которые позволяют уменьшить влияние паразитных взаимодействий через подложку кристалла на результирующие характеристики биполярно-полевых ИС.
Переход к субмикронным размерам значительно усложняет синтез аналоговых и аналого-цифровых БИС, так как, с одной стороны, ухудшаются характеристики аналоговых блоков, а с другой – усиливается паразитное взаимодействие между интегральными элементами, расположенными на одной полупроводниковой подложке [1]. В аналого-цифровых БИС паразитное взаимодействие обычно проявляется как влияние переключающихся цифровых блоков на аналоговые. Основной источник помех –
ток, протекающий через цифровые вентили между шинами питания и нулевого потенциала в момент их переключения. Он приводит к падению напряжения на омическом сопротивлении шин. При увеличении частоты переключений возрастает влияние индуктивности шин, вызывающей возникновение импульсов напряжения.
В аналоговых ИС паразитные RC-элементы в первую очередь приводят к уменьшению крутизны и увеличению уровня шума малошумящих биполярных (БТ) и полевых транзисторов с p-n-переходом (ПТП), а также к изменению формы амплитудно-частотной характеристики и перекрестным помехам [2–5]. Взаимодействие аналоговых блоков через полупроводниковую подложку и межвыводную емкость корпуса может привести к появлению выбросов на фронтах выходных импульсов и даже неконтролируемым колебаниям (самовозбуждению). Авторы предлагают метод проектирования аналоговых БИС, позволяющий уменьшить взаимодействие через полупроводниковую подложку.
ВЛИЯНИЕ ПОДЛОЖКИ
Элементы полупроводниковых ИС расположены на подложке и поэтому характеризуются емкостью "элемент-подложка". Для того, чтобы добиться электрической изоляции, на подложку подают напряжение, обеспечивающее обратное смещение любого p-n-перехода с подложкой при всех допустимых режимах работы. Наличие постоянного напряжения на подложке должно обеспечить ее эквипотенциальность, чтобы перезаряд одного из конденсаторов "элемент-подложка" не влиял на остальные. Однако идеальная эквипотенциальность на практике невозможна. Наши эксперименты показали, что для полупроводниковой подложки p-типа
(с удельным сопротивлением 10 Ом⋅см, толщиной 460 мкм) сопротивление между двумя контактами к подложке (размером 120×120 мкм2), расположенными на расстоянии около 2 мм, составляет от 250 до 500 Ом. И, конечно, элементы взаимодействуют через подложку.
Структура элементов, изготовленных по биполярно-полевой технологии, и эквивалентная электрическая схема, которая учитывает влияние подложки, показаны на рис.1[4]. Каждый элемент расположен в отдельном изолированном кармане эпитаксиального слоя n-типа со скрытым n+-слоем и окружен охранным кольцом, сформированным областями p-типа проводимости (p+-скрытым слоем, p-каналом, p+-базой). Охранные кольца и донная часть подложки соединены с источником отрицательного напряжения VSUB. Донную и периферийную области в структуре обычно выделяют исходя из того, что донная емкость пропорциональна площади донной части, а периферийная емкость – длине периметра. В работе [6] сформулировано предположение о том, что на высокой частоте импеданс полупроводниковой подложки имеет емкостной характер, который можно учесть при моделировании, если параллельно всем объемным сопротивлениям RSUB подключить конденсаторы CSUB, которые рассчитывают в соответствии с выражением
, (1)
где ε – относительная диэлектрическая проницаемость полупроводника; ε0 – диэлектрическая проницаемость вакуума; ρSUB – удельное сопротивление подложки.
Идентификация всех параметров эквивалентной схемы (рис.1) с помощью физико-топологического моделирования достаточно сложна. Поэтому для схемотехнического моделирования рекомендуется упрощенная эквивалентная схема (рис.2). Ее параметры можно определить экспериментально, в том числе с помощью разработанной нами тестовой структуры [7].
Уровень взаимодействия элементов через полупроводниковую подложку можно снизить благодаря правильному выбору конструкций активных и пассивных элементов [6, 7].
Для этого влияние подложки необходимо учитывать уже на этапе схемотехнического синтеза и моделирования. Прежде всего, рекомендуется установить источник и приемник помехи. Источником помехи обычно является элемент ИС, инжектирующий в подложку максимальный заряд. Чтобы с помощью Spice-подобных программ определить его, достаточно проинтегрировать во временной области ток, протекающий через эквивалентные сопротивления подложки, которые соединены с внутренним узлом SUBI каждого элемента (см. рис.1). После моделирования переходных процессов в графическом постпроцессоре Probe программ DesignLab Release 8 и Orcad 10 на оси ординат необходимо отобразить переменную, задаваемую для каждого узла выражением:
, (2)
где iRSUB1-1(t), iRSUB1-3(t) – изменяющийся с течением времени t ток через резисторы RSUB1-1 и RSUB1-3; TMIN, TMAX – пределы интегрирования. В соответствии с принятыми в программе Probe правилами выражение (2) будет иметь вид: S(I(RSUB1-1))+S(I(RSUB1-3)).
Приемник помехи – это элемент ИС, наиболее чувствительный к изменению напряжения элемент–подложка. Его можно выявить при моделировании переходных характеристик, поочередно подавая на внутренний узел подложки SUBI каждого элемента одинаковый короткий импульс тока и регистрируя изменение выходного сигнала ИС.
Уменьшить степень взаимодействия элементов ИС через подложку можно с помощью следующих способов [8–11]:
* уменьшение емкости "элемент–подложка";
* уменьшение сопротивления подложки между источником (приемником) помехи и охранными кольцами;
* увеличение сопротивления подложки между источником и приемником помехи;
* уменьшение индуктивности проводников, соединяющих охранные кольца с источниками постоянного напряжения;
* применение экранированных контактных площадок.
Для увеличения сопротивления между источником и приемником помехи можно увеличить расстояние между ними и/или удельное сопротивление подложки. Однако в первом случае увеличиваются размеры кристалла, а во втором – изменяются параметры интегральных элементов. Рост удельного сопротивления подложки приводит к усилению влияния охранных колец, так как токи в подложке протекают в основном около поверхности. Протеканию приповерхностных токов препятствует также наличие в подложке глубоко залегающих областей с противоположным типом проводимости (n-карманов в p-подложке) или с окислом кремния, диэлектрических канавок и т.д. Если они есть, то ток протекает в глубине подложки и сопротивление RCON увеличивается (см. рис.2). В подложках с низким удельным сопротивлением, используемых для предотвращения эффекта защелкивания, охранные кольца не эффективны. Основной способ улучшения изоляции элементов – формирование контакта к донной части полупроводниковой пластины и соединение его с источником постоянного напряжения проводником с малой индуктивностью. В случае низкочастотных сигналов для элементов, сформированных в полупроводниковой подложке, соединенной с источником постоянного напряжения, целесообразно применять диэлектрическую изоляцию. Для высокочастотных сигналов качество такой изоляции зависит от величины сопротивления подложки, емкости с подложкой, определяемой толщиной диэлектрика и площадью изолированного кармана. Использование диэлектрика в этом случае может быть менее эффективно, чем охранных колец [10].
В технологических процессах с комбинированной изоляцией элементов окислом и p-n-переходом необходимо обращать внимание на расположение p+-скрытого слоя. Его обычно формируют по всей площади кристалла вне изолированных карманов (рис.3). В этом случае вследствие малого сопротивления p+-скрытого слоя возможно ухудшение изоляции на переменном сигнале между элементами ИС и контактными площадками, которого можно избежать при использовании экранированных контактных площадок (рис.4) [11]. Экранированные контактные площадки применимы только для техпроцессов, допускающих формирование толстого диэлектрика, например при полной диэлектрической изоляции элементов или при комбинированной изоляции элементов окислом и p‑n-переходом. Экран должен быть соединен с шиной нулевого потенциала или источником постоянного напряжения проводником с малой индуктивностью. Если индуктивность соединительного проводника велика,
то применение экранированных контактных площадок приводит к усилению взаимодействия между блоками ИС на высокой частоте.
КОНСТРУКТИВНО-СХЕМОТЕХНИЧЕСКИЕ РЕКОМЕНДАЦИИ
На основе анализа имеющейся информации и опыта проектирования многоканальных аналоговых БИС можно сформулировать набор конструктивно-схемотехнических рекомендаций для синтеза аналоговых ИС.
1. В биполярно-полевых ИС емкость "элемент–подложка" соединена с коллектором n-p-n-транзистора и базой горизонтального p-n-p-транзистора. Максимальная величина этой емкости характерна для мощных транзисторов. В связи с этим в выходных каскадах целесообразно применять n-p-n-транзисторы с общим коллектором и p-n-p-транзисторы с общей базой или эмиттером. В таких схемах включения БТ практически фиксируется напряжение на емкостях подложки.
2. Особое внимание следует уделять проектированию каскадов с головными малошумящими ПТП, охваченными резистивно-емкостной обратной связью. В них необходимо:
уменьшать емкость "затвор–подложка", например, с помощью двухзатворных ПТП [12];
уменьшать паразитную емкость конденсаторов, высокоомных резисторов и ее влияние на характеристики ИС. Для этого нужно избегать конструкций, в которых рабочие полупроводниковые области контактируют с подложкой, использовать схемы компенсации, а также стараться размещать элементы в отдельных изолированных карманах, на которые через несколько контактов подается напряжение обратного смещения;
правильно выбирать узлы подключения паразитной емкости [2–4]. Так, с затвором интегрального ПТП обычно соединяют металлическую обкладку МОП-конденсатора.
3. Целесообразно соединять подложку ИС с отдельным выводом корпуса. При этом на p-подложку можно подать напряжение, меньшее, чем отрицательное напряжение питания, и ограниченное только напряжением пробоя p-n-перехода. Небольшая величина тока, протекающего по выводу подложки, не увеличивает потребляемую ИС мощность, а паразитные емкости с подложкой могут быть значительно уменьшены.
4. Дифференциальные каскады наиболее устойчивы к воздействию синфазных помех. Поэтому, чтобы снизить степень взаимодействия аналоговых блоков через подложку, уместно применять дифференциальную или квазидифференциальную структуру тракта [9].
5. При схемотехническом моделировании следует выявить источник и приемник помехи, которая распространяется через подложку, и экранировать их на топологии ИС с помощью охранных колец. Охранные кольца следует через отдельные межсоединения с низкой индуктивностью соединить с контактной площадкой.
6. Для уменьшения влияния подложки можно прикрепить кристалл к металлическому основанию корпуса с помощью эвтектической пайки и подать обратное смещение на полупроводниковую подложку через донную часть кристалла. Альтернативный способ – формирование р+-колец по всей ширине дорожек реза, по которым разделяются кристаллы, и соединение этих р+-колец с контактными площадками, расположенными по периметру кристалла в свободных местах. Максимально возможное число указанных контактных площадок присоединяется проводниками к траверсам корпуса, через которые подается обратное смещение на подложку.
7. Использование нескольких раздельных шин нулевого потенциала и питания позволяет не только уменьшить перекрестные помехи, повысить устойчивость к самовозбуждению, но и максимально снизить потребляемую мощность. Целесообразно все шины источников питания и опорного напряжения соединять с конденсаторами максимальной емкости, сформированными под шинами и на свободной площади кристалла.
8. В аналого-цифровых ИС необходимо предусматривать раздельное исполнение шин нулевого потенциала, питания, охранных колец в цифровой и аналоговой части. Их лучше соединять с разными контактными площадками. Важно также изолировать аналоговую часть на кристалле от цифровой с помощью широкого контакта к подложке.
9. При схемотехническом моделировании нужно определить контактные площадки, взаимодействие которых с подложкой наиболее сильно влияет на характеристики ИС. Чаще всего это контактные площадки, соединенные с головным каскадом. Только выделенные контактные площадки следует экранировать на топологии. Наилучшее решение – соединение экрана каждой контактной площадки с отдельным выводом корпуса или соединение экранов между собой по типу "звезды" на контактной площадке шины нулевого потенциала.
Использование предлагаемого набора конструктивно-схемотехнических приемов проектирования с учетом методики выявления источника и приемника помехи, распространяющейся через подложку, позволяет минимизировать влияние паразитных взаимодействий между интегральными элементами на работоспособность аналоговых биполярно-полевых ИС.
Литература
1. Абрамов И.И., Дворников О.В. Тенденции и проблемы проектирования прецизионных аналоговых интерфейсов. – Нано- и микросистемная техника, 2005, № 10, с.23–35.
2. Дворников О.В. Описание элементов в Pspice для высокоточного моделирования аналоговых биполярных ИС. Часть 1. Интегральные резисторы. – Проблемы современной аналоговой микросхемотехники: Сб. материалов Межд. научно-практ. семинара, Шахты: Издательство "ЮРГУЭС", 2003, ч. 1, с.23–27.
3. Дворников О.В. Описание элементов в Pspice для высокоточного моделирования аналоговых биполярных ИС. Часть 2. Интегральные конденсаторы. – Проблемы современной аналоговой микросхемотехники: Сб. материалов Межд. научно-практ. семинара, Шахты: Издательство "ЮРГУЭС", 2003, ч. 1, с.45–48.
4. Baturitsky M.A., Dvornikov O.V. Multichannel monolithic front-end system design. Part 4. Front-end system stability and channel-to-channel coupling. – Nuclear Instruments and Methods in Physics Research, 1997, vol. A398, p. 308–314.
5. Абрамов И.И., Дворников О.В. Маршрут моделирования биполярно-полевых аналоговых интегральных схем в программах типа "SPICE". – Нано- и микросистемная техника, 2006, № 11, с. 30–35.
6. Pfost M., Rein H-M. Modeling substrate effects in the design of high-speed Si-bipolar IC's. – IEEE Journal of Solid-State Circuits, 1996, vol. 31, № 10, p. 1493–1501.
7. Дворников О.В. Описание элементов в Pspice для высокоточного моделирования аналоговых биполярных ИС. Часть 4. Минимизация взаимодействия элементов через полупроводниковую подложку. – Проблемы современной аналоговой микросхемотехники: Сб. материалов IV Межд. научно-практ. семинара, Шахты: Издательство "ЮРГУЭС", 2005, с. 73–77.
8. Ingels M, Steyaert M.S.J. Design strategies and decoupling techniques for reducing the effects of electrical interference in mixed-mode ICs. – IEEE Journal of Solid-State Circuits, 1997, vol. 32, №7, р. 1136–1141.
9. Alexeev G.D., Baturitsky M.A., Dvornikov O.V. et.all. The eight-channel ASIC bipolar transresistance amplifier D0M AMPL-8.3. – Nuclear Instruments and Methods in Physics Research, 2001, vol. A 462, р. 494–505.
10. Gharpurey R., Meyer R.G. Modeling and analysis of substrate coupling in integrated circuits // IEEE Journal of Solid – State Circuits. 1996. vol. 31, №3. p. 344–352.
11. Colvin J.T., Bhatia S.S., Kenneth K.O. Effects of substrate resistances on LNA performance and a bond-pad structure for reducing the effects in silicon bipolar technology. – IEEE Journal of Solid-State Circuits, 1999, Vol. 34, № 9, р. 1339–1344.
12. Дворников О.В., Чеховский В.А., Шульгевич Ю.Ф. Универсальный набор двухзатворных полевых транзисторов с p-n-переходом. – Chip News, 2005, № 9, с.26–30.
ток, протекающий через цифровые вентили между шинами питания и нулевого потенциала в момент их переключения. Он приводит к падению напряжения на омическом сопротивлении шин. При увеличении частоты переключений возрастает влияние индуктивности шин, вызывающей возникновение импульсов напряжения.
В аналоговых ИС паразитные RC-элементы в первую очередь приводят к уменьшению крутизны и увеличению уровня шума малошумящих биполярных (БТ) и полевых транзисторов с p-n-переходом (ПТП), а также к изменению формы амплитудно-частотной характеристики и перекрестным помехам [2–5]. Взаимодействие аналоговых блоков через полупроводниковую подложку и межвыводную емкость корпуса может привести к появлению выбросов на фронтах выходных импульсов и даже неконтролируемым колебаниям (самовозбуждению). Авторы предлагают метод проектирования аналоговых БИС, позволяющий уменьшить взаимодействие через полупроводниковую подложку.
ВЛИЯНИЕ ПОДЛОЖКИ
Элементы полупроводниковых ИС расположены на подложке и поэтому характеризуются емкостью "элемент-подложка". Для того, чтобы добиться электрической изоляции, на подложку подают напряжение, обеспечивающее обратное смещение любого p-n-перехода с подложкой при всех допустимых режимах работы. Наличие постоянного напряжения на подложке должно обеспечить ее эквипотенциальность, чтобы перезаряд одного из конденсаторов "элемент-подложка" не влиял на остальные. Однако идеальная эквипотенциальность на практике невозможна. Наши эксперименты показали, что для полупроводниковой подложки p-типа
(с удельным сопротивлением 10 Ом⋅см, толщиной 460 мкм) сопротивление между двумя контактами к подложке (размером 120×120 мкм2), расположенными на расстоянии около 2 мм, составляет от 250 до 500 Ом. И, конечно, элементы взаимодействуют через подложку.
Структура элементов, изготовленных по биполярно-полевой технологии, и эквивалентная электрическая схема, которая учитывает влияние подложки, показаны на рис.1[4]. Каждый элемент расположен в отдельном изолированном кармане эпитаксиального слоя n-типа со скрытым n+-слоем и окружен охранным кольцом, сформированным областями p-типа проводимости (p+-скрытым слоем, p-каналом, p+-базой). Охранные кольца и донная часть подложки соединены с источником отрицательного напряжения VSUB. Донную и периферийную области в структуре обычно выделяют исходя из того, что донная емкость пропорциональна площади донной части, а периферийная емкость – длине периметра. В работе [6] сформулировано предположение о том, что на высокой частоте импеданс полупроводниковой подложки имеет емкостной характер, который можно учесть при моделировании, если параллельно всем объемным сопротивлениям RSUB подключить конденсаторы CSUB, которые рассчитывают в соответствии с выражением
, (1)
где ε – относительная диэлектрическая проницаемость полупроводника; ε0 – диэлектрическая проницаемость вакуума; ρSUB – удельное сопротивление подложки.
Идентификация всех параметров эквивалентной схемы (рис.1) с помощью физико-топологического моделирования достаточно сложна. Поэтому для схемотехнического моделирования рекомендуется упрощенная эквивалентная схема (рис.2). Ее параметры можно определить экспериментально, в том числе с помощью разработанной нами тестовой структуры [7].
Уровень взаимодействия элементов через полупроводниковую подложку можно снизить благодаря правильному выбору конструкций активных и пассивных элементов [6, 7].
Для этого влияние подложки необходимо учитывать уже на этапе схемотехнического синтеза и моделирования. Прежде всего, рекомендуется установить источник и приемник помехи. Источником помехи обычно является элемент ИС, инжектирующий в подложку максимальный заряд. Чтобы с помощью Spice-подобных программ определить его, достаточно проинтегрировать во временной области ток, протекающий через эквивалентные сопротивления подложки, которые соединены с внутренним узлом SUBI каждого элемента (см. рис.1). После моделирования переходных процессов в графическом постпроцессоре Probe программ DesignLab Release 8 и Orcad 10 на оси ординат необходимо отобразить переменную, задаваемую для каждого узла выражением:
, (2)
где iRSUB1-1(t), iRSUB1-3(t) – изменяющийся с течением времени t ток через резисторы RSUB1-1 и RSUB1-3; TMIN, TMAX – пределы интегрирования. В соответствии с принятыми в программе Probe правилами выражение (2) будет иметь вид: S(I(RSUB1-1))+S(I(RSUB1-3)).
Приемник помехи – это элемент ИС, наиболее чувствительный к изменению напряжения элемент–подложка. Его можно выявить при моделировании переходных характеристик, поочередно подавая на внутренний узел подложки SUBI каждого элемента одинаковый короткий импульс тока и регистрируя изменение выходного сигнала ИС.
Уменьшить степень взаимодействия элементов ИС через подложку можно с помощью следующих способов [8–11]:
* уменьшение емкости "элемент–подложка";
* уменьшение сопротивления подложки между источником (приемником) помехи и охранными кольцами;
* увеличение сопротивления подложки между источником и приемником помехи;
* уменьшение индуктивности проводников, соединяющих охранные кольца с источниками постоянного напряжения;
* применение экранированных контактных площадок.
Для увеличения сопротивления между источником и приемником помехи можно увеличить расстояние между ними и/или удельное сопротивление подложки. Однако в первом случае увеличиваются размеры кристалла, а во втором – изменяются параметры интегральных элементов. Рост удельного сопротивления подложки приводит к усилению влияния охранных колец, так как токи в подложке протекают в основном около поверхности. Протеканию приповерхностных токов препятствует также наличие в подложке глубоко залегающих областей с противоположным типом проводимости (n-карманов в p-подложке) или с окислом кремния, диэлектрических канавок и т.д. Если они есть, то ток протекает в глубине подложки и сопротивление RCON увеличивается (см. рис.2). В подложках с низким удельным сопротивлением, используемых для предотвращения эффекта защелкивания, охранные кольца не эффективны. Основной способ улучшения изоляции элементов – формирование контакта к донной части полупроводниковой пластины и соединение его с источником постоянного напряжения проводником с малой индуктивностью. В случае низкочастотных сигналов для элементов, сформированных в полупроводниковой подложке, соединенной с источником постоянного напряжения, целесообразно применять диэлектрическую изоляцию. Для высокочастотных сигналов качество такой изоляции зависит от величины сопротивления подложки, емкости с подложкой, определяемой толщиной диэлектрика и площадью изолированного кармана. Использование диэлектрика в этом случае может быть менее эффективно, чем охранных колец [10].
В технологических процессах с комбинированной изоляцией элементов окислом и p-n-переходом необходимо обращать внимание на расположение p+-скрытого слоя. Его обычно формируют по всей площади кристалла вне изолированных карманов (рис.3). В этом случае вследствие малого сопротивления p+-скрытого слоя возможно ухудшение изоляции на переменном сигнале между элементами ИС и контактными площадками, которого можно избежать при использовании экранированных контактных площадок (рис.4) [11]. Экранированные контактные площадки применимы только для техпроцессов, допускающих формирование толстого диэлектрика, например при полной диэлектрической изоляции элементов или при комбинированной изоляции элементов окислом и p‑n-переходом. Экран должен быть соединен с шиной нулевого потенциала или источником постоянного напряжения проводником с малой индуктивностью. Если индуктивность соединительного проводника велика,
то применение экранированных контактных площадок приводит к усилению взаимодействия между блоками ИС на высокой частоте.
КОНСТРУКТИВНО-СХЕМОТЕХНИЧЕСКИЕ РЕКОМЕНДАЦИИ
На основе анализа имеющейся информации и опыта проектирования многоканальных аналоговых БИС можно сформулировать набор конструктивно-схемотехнических рекомендаций для синтеза аналоговых ИС.
1. В биполярно-полевых ИС емкость "элемент–подложка" соединена с коллектором n-p-n-транзистора и базой горизонтального p-n-p-транзистора. Максимальная величина этой емкости характерна для мощных транзисторов. В связи с этим в выходных каскадах целесообразно применять n-p-n-транзисторы с общим коллектором и p-n-p-транзисторы с общей базой или эмиттером. В таких схемах включения БТ практически фиксируется напряжение на емкостях подложки.
2. Особое внимание следует уделять проектированию каскадов с головными малошумящими ПТП, охваченными резистивно-емкостной обратной связью. В них необходимо:
уменьшать емкость "затвор–подложка", например, с помощью двухзатворных ПТП [12];
уменьшать паразитную емкость конденсаторов, высокоомных резисторов и ее влияние на характеристики ИС. Для этого нужно избегать конструкций, в которых рабочие полупроводниковые области контактируют с подложкой, использовать схемы компенсации, а также стараться размещать элементы в отдельных изолированных карманах, на которые через несколько контактов подается напряжение обратного смещения;
правильно выбирать узлы подключения паразитной емкости [2–4]. Так, с затвором интегрального ПТП обычно соединяют металлическую обкладку МОП-конденсатора.
3. Целесообразно соединять подложку ИС с отдельным выводом корпуса. При этом на p-подложку можно подать напряжение, меньшее, чем отрицательное напряжение питания, и ограниченное только напряжением пробоя p-n-перехода. Небольшая величина тока, протекающего по выводу подложки, не увеличивает потребляемую ИС мощность, а паразитные емкости с подложкой могут быть значительно уменьшены.
4. Дифференциальные каскады наиболее устойчивы к воздействию синфазных помех. Поэтому, чтобы снизить степень взаимодействия аналоговых блоков через подложку, уместно применять дифференциальную или квазидифференциальную структуру тракта [9].
5. При схемотехническом моделировании следует выявить источник и приемник помехи, которая распространяется через подложку, и экранировать их на топологии ИС с помощью охранных колец. Охранные кольца следует через отдельные межсоединения с низкой индуктивностью соединить с контактной площадкой.
6. Для уменьшения влияния подложки можно прикрепить кристалл к металлическому основанию корпуса с помощью эвтектической пайки и подать обратное смещение на полупроводниковую подложку через донную часть кристалла. Альтернативный способ – формирование р+-колец по всей ширине дорожек реза, по которым разделяются кристаллы, и соединение этих р+-колец с контактными площадками, расположенными по периметру кристалла в свободных местах. Максимально возможное число указанных контактных площадок присоединяется проводниками к траверсам корпуса, через которые подается обратное смещение на подложку.
7. Использование нескольких раздельных шин нулевого потенциала и питания позволяет не только уменьшить перекрестные помехи, повысить устойчивость к самовозбуждению, но и максимально снизить потребляемую мощность. Целесообразно все шины источников питания и опорного напряжения соединять с конденсаторами максимальной емкости, сформированными под шинами и на свободной площади кристалла.
8. В аналого-цифровых ИС необходимо предусматривать раздельное исполнение шин нулевого потенциала, питания, охранных колец в цифровой и аналоговой части. Их лучше соединять с разными контактными площадками. Важно также изолировать аналоговую часть на кристалле от цифровой с помощью широкого контакта к подложке.
9. При схемотехническом моделировании нужно определить контактные площадки, взаимодействие которых с подложкой наиболее сильно влияет на характеристики ИС. Чаще всего это контактные площадки, соединенные с головным каскадом. Только выделенные контактные площадки следует экранировать на топологии. Наилучшее решение – соединение экрана каждой контактной площадки с отдельным выводом корпуса или соединение экранов между собой по типу "звезды" на контактной площадке шины нулевого потенциала.
Использование предлагаемого набора конструктивно-схемотехнических приемов проектирования с учетом методики выявления источника и приемника помехи, распространяющейся через подложку, позволяет минимизировать влияние паразитных взаимодействий между интегральными элементами на работоспособность аналоговых биполярно-полевых ИС.
Литература
1. Абрамов И.И., Дворников О.В. Тенденции и проблемы проектирования прецизионных аналоговых интерфейсов. – Нано- и микросистемная техника, 2005, № 10, с.23–35.
2. Дворников О.В. Описание элементов в Pspice для высокоточного моделирования аналоговых биполярных ИС. Часть 1. Интегральные резисторы. – Проблемы современной аналоговой микросхемотехники: Сб. материалов Межд. научно-практ. семинара, Шахты: Издательство "ЮРГУЭС", 2003, ч. 1, с.23–27.
3. Дворников О.В. Описание элементов в Pspice для высокоточного моделирования аналоговых биполярных ИС. Часть 2. Интегральные конденсаторы. – Проблемы современной аналоговой микросхемотехники: Сб. материалов Межд. научно-практ. семинара, Шахты: Издательство "ЮРГУЭС", 2003, ч. 1, с.45–48.
4. Baturitsky M.A., Dvornikov O.V. Multichannel monolithic front-end system design. Part 4. Front-end system stability and channel-to-channel coupling. – Nuclear Instruments and Methods in Physics Research, 1997, vol. A398, p. 308–314.
5. Абрамов И.И., Дворников О.В. Маршрут моделирования биполярно-полевых аналоговых интегральных схем в программах типа "SPICE". – Нано- и микросистемная техника, 2006, № 11, с. 30–35.
6. Pfost M., Rein H-M. Modeling substrate effects in the design of high-speed Si-bipolar IC's. – IEEE Journal of Solid-State Circuits, 1996, vol. 31, № 10, p. 1493–1501.
7. Дворников О.В. Описание элементов в Pspice для высокоточного моделирования аналоговых биполярных ИС. Часть 4. Минимизация взаимодействия элементов через полупроводниковую подложку. – Проблемы современной аналоговой микросхемотехники: Сб. материалов IV Межд. научно-практ. семинара, Шахты: Издательство "ЮРГУЭС", 2005, с. 73–77.
8. Ingels M, Steyaert M.S.J. Design strategies and decoupling techniques for reducing the effects of electrical interference in mixed-mode ICs. – IEEE Journal of Solid-State Circuits, 1997, vol. 32, №7, р. 1136–1141.
9. Alexeev G.D., Baturitsky M.A., Dvornikov O.V. et.all. The eight-channel ASIC bipolar transresistance amplifier D0M AMPL-8.3. – Nuclear Instruments and Methods in Physics Research, 2001, vol. A 462, р. 494–505.
10. Gharpurey R., Meyer R.G. Modeling and analysis of substrate coupling in integrated circuits // IEEE Journal of Solid – State Circuits. 1996. vol. 31, №3. p. 344–352.
11. Colvin J.T., Bhatia S.S., Kenneth K.O. Effects of substrate resistances on LNA performance and a bond-pad structure for reducing the effects in silicon bipolar technology. – IEEE Journal of Solid-State Circuits, 1999, Vol. 34, № 9, р. 1339–1344.
12. Дворников О.В., Чеховский В.А., Шульгевич Ю.Ф. Универсальный набор двухзатворных полевых транзисторов с p-n-переходом. – Chip News, 2005, № 9, с.26–30.
Отзывы читателей
