eng
НПО "Интеграл" (г. Минск) разрабатывает и производит более 2000 типов интегральных микросхем и полупроводниковых приборов для телевидения и аудио, телекоммуникаций, силовой, автомобильной и промышленной электроники. Значительное место занимают микроконтроллеры и драйверы. Ниже приводятся характеристики микросхем для управления матричным ЖК-экраном и цифровым ЖКИ.
КА1835ИД1 – микросхема драйвера матричных ЖК-экранов
Предназначена для управления мультиплексным ЖКИ в устройствах отображения информации. Структурная схема приведена на рис.1, назначение выводов – в таблице 1.
Характеристики микросхемы
Частота следования импульсов тактовых сигналов 400 кГц
Разрядность данных 8
Число режимов работы 2
Потребляемая мощность, РСС не более 0,008 мВт
Число выводов управления 40
Диапазон коммутируемых напряжений от UCC до -20 В
Микросхема состоит из следующих блоков: блока инверсии IN, буферного регистра BFRG1, счетчика CT, дешифратора DC, блока реверса байтов DDBY, блока эстафеты DDTF, триггера Т, блока выбора управляющих потенциалов DSECO, последовательно-паралельного регистра RG2, выходных формирователей FO. Назначение блоков приведено в таблице 2.
Для управления столбцами и строками индикатора предусмотрено два режима работы микросхемы.
Режим управления столбцами. Функции: прием информации по байтовой шине; запись информации в буферный регистр; управление выходными формирователями; формирование сигнала управления.
Режим управления строками. Функции: последовательный сдвиг в буферном регистре состояния возбужденной строки; управление выходными формирователями; формирование сигнала передачи управления.
Для управления индикаторами различной емкости количество микросхем, управляющих столбцами и строками индикатора, увеличивается. Допускается изменение порядка управления столбцами индикатора, что облегчает разработку плат и компоновку микросхем.
Выбор режима осуществляется по выходу МО. Низкий уровень напряжения на выходе МО соответствует режиму управления столбцами, высокий уровень – режиму управления строками.
Работа микросхемы в режиме управления столбцами. Временная диаграмма работы микросхемы в этом режиме приведена на рис. 2. После общего сброса (по входу SR) по информационной магистрали (D0-D7) подается информация первых восьми столбцов индикатора. Информация может инвертироваться в блоке инверсии или проходить непосредственно во внутреннюю магистраль. Управление блоком инверсии осуществляется по входу IN.
После общего сброса счетчик устанавливается в состояние, обеспечивающее запись в буферный регистр первого байта. Тактирование счетчика происходит по входу CWR. К приходу второго тактового сигнала на информационной магистрали (D0-D7) устанавливается информация по столбцам с 9 по 16 и так далее до полного заполнения всех пяти байтов буферного регистра, после чего по входу WR подается сигнал перезаписи информации в последовательно-параллельный регистр. На выходах COH1-COH40 устанавливаются потенциалы, соответствующие выбранному и невыбранному столбцу первой строки нечетного кадра (рис. 3). Управление четностью кадра происходит по входу SL.
Аналогично обеспечивается выбор элементов всех остальных строк индикатора. Затем весь процесс записи информации повторяется, однако на входе SL устанавливается низкий уровень напряжения, соответствующий четному кадру, что обеспечивает установление на выходах COH1-COH40 потенциалов, соответствующих четному кадру (см. рис. 3).
Таким образом, для работы схемы необходимо подавать две пары потенциалов (вход U1-U4), которые коммутируются на выходы формирователей в соответствии с таблицей 3.
Для обеспечения возможности использования микросхемы с индикатором, количество столбцов которого более сорока, предусмотрены два входа/выхода передачи управления BG/END и END/BG.
Управление режимом работы входов/выходов передачи управления происходит по входу REV. Один из входов/выходов передачи управления устанавливается в состояние "вход",
а второй – в состояние "выход". При этом меняется порядок заполнения байтов буферного регистра (таблица 4). Запуск работы микросхемы происходит при подаче на вход передачи управления высокого уровня напряжения.
При работе в режиме управления столбцами после полного заполнения буферного регистра на выходе передачи управления появляется высокий уровень напряжения. При этом прохождение тактовых импульсов на счетчик блокируется и буферный регистр хранит записанную в нем информацию. Такая организация передачи управления позволяет подключать к магистрали данных одновременно несколько микросхем, а поочередная передача в них информации обеспечивается подключением входов передачи управления к выходам передачи управления предыдущей микросхемы. Вход передачи управления первой микросхемы подключается непосредственно к источнику питания.
Работа микросхемы в режиме управления строками.
Временная диаграмма работы микросхемы в режиме управления строками приведена на рис. 4.
При работе микросхемы в режиме управления строками информация по информационной магистрали (D0-D7) игнорируется. Тактирование осуществляется по входу WR, а последовательно-параллельный регистр работает в последовательном режиме.
По первому тактовому импульсу в первый разряд последовательно-параллельного регистра из триггера переписывается "логическая единица", после чего триггер обнуляется. При поступлении следующих тактовых импульсов состояние "логической единицы" будет сдвигаться в последующие разряды последовательно-параллельного регистра, обеспечивая тем самым сканирование состояния выбранной строки на выводах COH1-COH40 (см. рис. 3). Управление четностью кадра и передачей управления происходит аналогично режиму работы по столбцам. При этом формирование высокого уровня на выходе передачи управления происходит при появлении сигнала высокого уровня в сороковом разряде.
Начальная установка микросхемы производится подачей импульса положительной полярности на вход SR. При этом микросхема устанавливается в состояние, соответствующее готовности приема информации первой строки очередного кадра.
Схемы электрические принципиальные входных, выходных и входных-выходных каскадов микросхем приведены на рис. 5а,б,в. Схема применения микросхемы (240 столбцов и 128 строк) приведена на рис. 6. Пример временной диаграммы работы микросхемы при управлении ЖКИ (240 столбцов и 64 строки) приведен на рис. 7.
Микросхема выполнена в корпусе 4233Ю.64-1.
КР1820ВГ1 – КМОП-микросхема драйвера цифровых ЖКИ
КР1820ВГ1 – драйвер ЖКИ с мультиплексом 1:3. Параметры микросхемы: напряжение питания 2,85–5,5 В, диапазон рабочих температур от –40 до 85°С. Имеет встроенный RC-генератор. Управление контрастом ЖКИ обеспечивается изменением напряжения питания VDD, которое определяет размах управляющих напряжений на ЖКИ. Назначение выводов КР1820ВГ1 приведено в таблице 5.
Данные по сигналу CLK (рис.8, 9, 10) загружаются в сдвиговый регистр. Частота передачи – до 500 кГц. После каждых 8 импульсов CLK счетчик адреса вырабатывает импульс перезаписи данных в один из 5 параллельных регистров. Регистр RG5 организован как регистр данных RGD5 (Q1-Q4) и регистр команд RGC (Q6-Q8). Бит Q5 не используется. Бит Q8 используется для синхронизации двух и более микросхем при их совместной работе. Назначение битов регистра команд приведено в таблице 6.
Две и более микросхемы могут использоваться совместно для управления 36×N сегментами ЖКИ. В этом случае выход генератора GO "старшей" ИС подключается к входам
GI "младших" ИС. Для синхронизации работы нескольких микросхем в начале работы на все схемы подается команда "МЛАДШИЙ 1", затем на "старшую" микросхему – команда "СТАРШИЙ". В дальнейшем, при необходимости изменения информации в RGD5, на них подаются команды "МЛАДШИЙ 2" и "СТАРШИЙ". Если изменяются только младшие разряды ЖКИ, можно подавать число байт, соответствующее числу изменяющихся младших разрядов ЖКИ. После завершения цикла записи уровень сигнала по входу CS должен быть установлен в "1".
Благодаря аппаратной дешифрации бинарного кода в 7-сегментный, КР1820ВГ1 оптимально подходит для управления цифровыми ЖКИ с разводкой сегментов, приведенной на рис. 11. Расположение выводов приведено на рис. 12. Отображение информации на сегментах ЖКИ происходит при помощи мультиплексоров-дешифраторов MUX1-MUX4, логика работы которых представлена в таблице 7. Сегмент К 4-го цифрового разряда ЖКИ на рис. 11 может использоваться в качестве единицы следующего разряда ЖКИ и разрядность ЖКИ увеличивается на 1/2 . Если же дешифрацию 7-сегментного кода осуществлять программно, то одна микросхема может управлять ЖК-индикаторами, содержащими 5 цифр, например: 88.888, 8888.8, 88888.
Микросхема выполнена в корпусах DIP-20 и SO-20.
Предназначена для управления мультиплексным ЖКИ в устройствах отображения информации. Структурная схема приведена на рис.1, назначение выводов – в таблице 1.
Характеристики микросхемы
Частота следования импульсов тактовых сигналов 400 кГц
Разрядность данных 8
Число режимов работы 2
Потребляемая мощность, РСС не более 0,008 мВт
Число выводов управления 40
Диапазон коммутируемых напряжений от UCC до -20 В
Микросхема состоит из следующих блоков: блока инверсии IN, буферного регистра BFRG1, счетчика CT, дешифратора DC, блока реверса байтов DDBY, блока эстафеты DDTF, триггера Т, блока выбора управляющих потенциалов DSECO, последовательно-паралельного регистра RG2, выходных формирователей FO. Назначение блоков приведено в таблице 2.
Для управления столбцами и строками индикатора предусмотрено два режима работы микросхемы.
Режим управления столбцами. Функции: прием информации по байтовой шине; запись информации в буферный регистр; управление выходными формирователями; формирование сигнала управления.
Режим управления строками. Функции: последовательный сдвиг в буферном регистре состояния возбужденной строки; управление выходными формирователями; формирование сигнала передачи управления.
Для управления индикаторами различной емкости количество микросхем, управляющих столбцами и строками индикатора, увеличивается. Допускается изменение порядка управления столбцами индикатора, что облегчает разработку плат и компоновку микросхем.
Выбор режима осуществляется по выходу МО. Низкий уровень напряжения на выходе МО соответствует режиму управления столбцами, высокий уровень – режиму управления строками.
Работа микросхемы в режиме управления столбцами. Временная диаграмма работы микросхемы в этом режиме приведена на рис. 2. После общего сброса (по входу SR) по информационной магистрали (D0-D7) подается информация первых восьми столбцов индикатора. Информация может инвертироваться в блоке инверсии или проходить непосредственно во внутреннюю магистраль. Управление блоком инверсии осуществляется по входу IN.
После общего сброса счетчик устанавливается в состояние, обеспечивающее запись в буферный регистр первого байта. Тактирование счетчика происходит по входу CWR. К приходу второго тактового сигнала на информационной магистрали (D0-D7) устанавливается информация по столбцам с 9 по 16 и так далее до полного заполнения всех пяти байтов буферного регистра, после чего по входу WR подается сигнал перезаписи информации в последовательно-параллельный регистр. На выходах COH1-COH40 устанавливаются потенциалы, соответствующие выбранному и невыбранному столбцу первой строки нечетного кадра (рис. 3). Управление четностью кадра происходит по входу SL.
Аналогично обеспечивается выбор элементов всех остальных строк индикатора. Затем весь процесс записи информации повторяется, однако на входе SL устанавливается низкий уровень напряжения, соответствующий четному кадру, что обеспечивает установление на выходах COH1-COH40 потенциалов, соответствующих четному кадру (см. рис. 3).
Таким образом, для работы схемы необходимо подавать две пары потенциалов (вход U1-U4), которые коммутируются на выходы формирователей в соответствии с таблицей 3.
Для обеспечения возможности использования микросхемы с индикатором, количество столбцов которого более сорока, предусмотрены два входа/выхода передачи управления BG/END и END/BG.
Управление режимом работы входов/выходов передачи управления происходит по входу REV. Один из входов/выходов передачи управления устанавливается в состояние "вход",
а второй – в состояние "выход". При этом меняется порядок заполнения байтов буферного регистра (таблица 4). Запуск работы микросхемы происходит при подаче на вход передачи управления высокого уровня напряжения.
При работе в режиме управления столбцами после полного заполнения буферного регистра на выходе передачи управления появляется высокий уровень напряжения. При этом прохождение тактовых импульсов на счетчик блокируется и буферный регистр хранит записанную в нем информацию. Такая организация передачи управления позволяет подключать к магистрали данных одновременно несколько микросхем, а поочередная передача в них информации обеспечивается подключением входов передачи управления к выходам передачи управления предыдущей микросхемы. Вход передачи управления первой микросхемы подключается непосредственно к источнику питания.
Работа микросхемы в режиме управления строками.
Временная диаграмма работы микросхемы в режиме управления строками приведена на рис. 4.
При работе микросхемы в режиме управления строками информация по информационной магистрали (D0-D7) игнорируется. Тактирование осуществляется по входу WR, а последовательно-параллельный регистр работает в последовательном режиме.
По первому тактовому импульсу в первый разряд последовательно-параллельного регистра из триггера переписывается "логическая единица", после чего триггер обнуляется. При поступлении следующих тактовых импульсов состояние "логической единицы" будет сдвигаться в последующие разряды последовательно-параллельного регистра, обеспечивая тем самым сканирование состояния выбранной строки на выводах COH1-COH40 (см. рис. 3). Управление четностью кадра и передачей управления происходит аналогично режиму работы по столбцам. При этом формирование высокого уровня на выходе передачи управления происходит при появлении сигнала высокого уровня в сороковом разряде.
Начальная установка микросхемы производится подачей импульса положительной полярности на вход SR. При этом микросхема устанавливается в состояние, соответствующее готовности приема информации первой строки очередного кадра.
Схемы электрические принципиальные входных, выходных и входных-выходных каскадов микросхем приведены на рис. 5а,б,в. Схема применения микросхемы (240 столбцов и 128 строк) приведена на рис. 6. Пример временной диаграммы работы микросхемы при управлении ЖКИ (240 столбцов и 64 строки) приведен на рис. 7.
Микросхема выполнена в корпусе 4233Ю.64-1.
КР1820ВГ1 – КМОП-микросхема драйвера цифровых ЖКИ
КР1820ВГ1 – драйвер ЖКИ с мультиплексом 1:3. Параметры микросхемы: напряжение питания 2,85–5,5 В, диапазон рабочих температур от –40 до 85°С. Имеет встроенный RC-генератор. Управление контрастом ЖКИ обеспечивается изменением напряжения питания VDD, которое определяет размах управляющих напряжений на ЖКИ. Назначение выводов КР1820ВГ1 приведено в таблице 5.
Данные по сигналу CLK (рис.8, 9, 10) загружаются в сдвиговый регистр. Частота передачи – до 500 кГц. После каждых 8 импульсов CLK счетчик адреса вырабатывает импульс перезаписи данных в один из 5 параллельных регистров. Регистр RG5 организован как регистр данных RGD5 (Q1-Q4) и регистр команд RGC (Q6-Q8). Бит Q5 не используется. Бит Q8 используется для синхронизации двух и более микросхем при их совместной работе. Назначение битов регистра команд приведено в таблице 6.
Две и более микросхемы могут использоваться совместно для управления 36×N сегментами ЖКИ. В этом случае выход генератора GO "старшей" ИС подключается к входам
GI "младших" ИС. Для синхронизации работы нескольких микросхем в начале работы на все схемы подается команда "МЛАДШИЙ 1", затем на "старшую" микросхему – команда "СТАРШИЙ". В дальнейшем, при необходимости изменения информации в RGD5, на них подаются команды "МЛАДШИЙ 2" и "СТАРШИЙ". Если изменяются только младшие разряды ЖКИ, можно подавать число байт, соответствующее числу изменяющихся младших разрядов ЖКИ. После завершения цикла записи уровень сигнала по входу CS должен быть установлен в "1".
Благодаря аппаратной дешифрации бинарного кода в 7-сегментный, КР1820ВГ1 оптимально подходит для управления цифровыми ЖКИ с разводкой сегментов, приведенной на рис. 11. Расположение выводов приведено на рис. 12. Отображение информации на сегментах ЖКИ происходит при помощи мультиплексоров-дешифраторов MUX1-MUX4, логика работы которых представлена в таблице 7. Сегмент К 4-го цифрового разряда ЖКИ на рис. 11 может использоваться в качестве единицы следующего разряда ЖКИ и разрядность ЖКИ увеличивается на 1/2 . Если же дешифрацию 7-сегментного кода осуществлять программно, то одна микросхема может управлять ЖК-индикаторами, содержащими 5 цифр, например: 88.888, 8888.8, 88888.
Микросхема выполнена в корпусах DIP-20 и SO-20.
Отзывы читателей
