eng
Выпуск #5/2007
В.Юдинцев.
Радиационно стойкие интегральные схемы. Надежность в космосе и на земле
Радиационно стойкие интегральные схемы. Надежность в космосе и на земле
Просмотры: 7429
К микросхемам космического и военного назначения всегда предъявлялись повышенные требования по устойчивости к сбоям, вызванным воздействием радиации. С развитием полупроводниковых технологий, когда постоянно уменьшаются размеры и напряжение питания интегральных схем (ИС), а тактовая частота растет, задача повышения радиационной стойкости становится важной и для производителей коммерческой микроэлектроники. Ее решение требует принятия мер на всех уровнях разработки ИС: синтеза и верификации, трассировки шин питания, конструирования библиотечных элементов схем, технологического процесса изготовления.
Воздействие ионизирующего излучения
При торможении на корпусе электронного устройства электронов, протонов, космических частиц возникают рентгеновское и гамма-излучение, тяжелые ионы. Попадая в КМОП-структуры эти частицы ионизируют затвор и подзатворный оксид (SiO2). В подзатворном окисле накапливается индуцированный излучением положительный заряд (рис.1),
а на границе раздела окисла с подложкой возникает паразитный проводящий слой. То есть изменяются рабочие характеристики транзисторов. Происходит смещение пороговых напряжений и увеличение токов утечки, изменяется время нарастания и спада фронтов и т.д. При этом старение интегральной схемы и степень разрушения зависят от суммарной дозы полученной радиации (Total Dose) и интенсивности облучения.
Высокие значения фототоков, вызванных мгновенной большой дозой радиации, могут стать причиной резкого скачка напряжения на шинах питания. Следствие этого – случайные сбои переключения (Single Event Transient, SET), защелкивания транзисторов (latch-up), повреждения линий питания. Возрастание токов утечки уменьшает различие между включенным и выключенным состояниями транзистора. Кроме того, увеличивается ток, протекающий через транзистор в выключенном состоянии. Возрастает потребление питания, рассеивание тепла и может произойти термическое разрушение транзистора.
Чаще всего неполадки происходят по причине случайных воздействий (Single Event Effects, SEE), когда тяжелые частицы (космические лучи, протоны, электроны, альфа-частицы, термические нейтроны и т.д.) попадают в ИС (рис.2). Проникая вглубь полупроводникового материала, они оставляют за собой след свободных носителей заряда. В случае обычных КМОП-схем в подзатворном окисле происходит генерация электронно-дырочных пар.
Согласно работе [1], ИС подвержены нескольким типам SEE. Одиночный сбой (Single-event Upset, SEU) является наиболее распространенным и наименее опасным последствием ионизирующего воздействия. Обычно SEU происходят при попадании ионов в схемы памяти или статических триггеров. Импульс тока, вызванный рекомбинацией индуцированных ионом дырок и электронов, изменяет состояние логического элемента (например, 1 меняется на 0). При обнаружении сбоя правильное состояние можно перезаписать или восстановить сигналом перезагрузки. С уменьшением размеров транзисторов уменьшается и величина ионизирующего заряда, достаточного для SEU.
Случайный сбой переключения свойственен как элементам памяти, так и стандартным схемотехническим элементам. Логический элемент может воспринимать импульс тока, вызванный излучением, как сигнал данных. Если это происходит одновременно с фронтом синхроимпульса, ложный сигнал сохраняется и может быть использован другими устройствами. Несмотря на то, что пострадавший логический элемент вернется к правильному состоянию, ложный сигнал может достигнуть памяти и изменить хранящиеся в ней данные. Чем выше частота тактовой синхронизации, тем больше вероятность SET (рис.3). Благодаря своему быстродействию современные приборы отреагируют на радиационный импульс, слишком короткий для предыдущих поколений ИС.
Одним из самых опасных подвидов SEE является защелкивание транзисторов (single effect latchup, SEL) в пропускающем состоянии. Причины возникновения защелкивания –
большая разность потенциалов на входе транзистора, вызванная излучением, и паразитные структуры, свойственные КМОП-технологии (пара p-n-p- и n-p-n-транзисторов образует структуру, подобную тиристору). При нормальном функционировании КМОП-транзистора ток протекает в его канале. В случае большого входного напряжения паразитный тиристор переходит во включенное состояние, благодаря чему ток протекает в нижние слои микросхемы. Из-за этого между стоком и истоком транзистора возникает область с низким сопротивлением. Протекающий по ней высокий ток нагревает устройство и может вывести его из строя. Ток не уменьшается даже после того, как причина защелкивания (высокая разность потенциалов) исчезает.
Методы повышения радиационной стойкости ИС
Радиационно стойкие ИС применяются в оборонной и космической промышленности, медицинской электронике. Они гарантируют надежную работу и неизменность параметров устройств в условиях различных воздействий радиации. Производители таких микросхем вынуждены бороться с проявлениями как одиночных сбоев, так и общей дозы радиации. При этом общая тенденция – повышение радиационной стойкости ИС на всех этапах конструирования (выбор схемотехнических элементов, моделирование в САПР, процесс изготовления, корпусирование).
Один из распространенных способов борьбы с одиночными сбоями и накоплением индуцированного излучением заряда – изготовление ИС по технологии кремний на диэлектрике (Silicon-on-insulator, SOI). Вблизи поверхности подложки имплантируется слой молекул кислорода, из которого нагреванием формируют непрерывный слой оксида толщиной порядка 0,2 мкм. Полученный диэлектрик изолирует канал КМОП от кремниевой подложки (рис.4).
При этом сток-истоковые области достигают углубленного окисла. Тем самым снижаются токи утечки и паразитные емкости, исключается возможность образования паразитных структур типа тиристора. Из-за меньшего слоя подзатворного кремния в SOI-транзисторах величина накапливаемого заряда, вызванного длительным воздействием радиации, снижается в десять раз [2].
Себестоимость SOI-процесса в 5–10 раз выше, чем при традиционной КМОП-технологии. При этом, в отличие от коммерческих SOI-устройств, в ИС для космических и военных приложений следует повышать стойкость углубленного оксида. В противном случае, заряд, индуцированный гамма-излучением, может попасть с течением времени в оксид, после чего рекомбинировать на границу SiO2-Si и изменить пороговое напряжение устройства. Поэтому при построении SOI-структур следует предусмотреть возможность для стока заряда из области контакта окисла и кремния на линии заземления. В коммерческих микросхемах подобного решения избегают, так как это влечет уменьшение полезной площади на 30%.
Для того чтобы повысить надежность КМОП-устройств на уровне схемотехнических элементов библиотек и проектирования устройства, применяют различные подходы. Например, увеличивают длину затвора критически важных транзисторов. Для предотвращения одиночных сбоев повышают уровень сигнала, необходимый для переключения триггера.
Наиболее распространен метод тройного резервирования (Triple Modular Redundancy, TMR), основанный на создании дубликатов критических узлов схемы (рис.5). Общее значение выбирается схемой голосования на основании выходов этих элементов. Таким образом, воздействие излучения изменит состояние логического элемента, только если пострадает сразу несколько узлов. Чем больше избыточность, тем больше задействуется полезной площади кристалла и тем меньше вероятность возникновения SEU. Недостаток этого подхода – увеличение числа транзисторов для выполнения одной и той же функции. Так, ячейка SRAM из шести транзисторов превращается в 10- или 12-транзисторную ячейку, что увеличивает не только задержку, но и стоимость. Задействуется большая площадь, что ведет к дополнительному рассеиванию энергии.
TMR не исправляет ошибки, а только предоставляет правильное значение. Более изощренные методы используют дополнительно к дублированию критических элементов обратные связи для восстановления правильных значений на пострадавших узлах.
Избыточная логика может занимать в три или четыре раза больше площади обычного элемента. В ячейках памяти часто применяют двойные DICE-защелки (Dual Inter-locked Storage Cell) (рис.6). В них использована четырехузловая структура избыточности. Состояния сохраняются как 1010 или 0101. Два контура обратной связи гарантируют защиту от SEU при воздействии только на один узел системы [3].
Для улучшения противодействия одиночным сбоям и сбоям переключения некоторые элементы (триггеры) оснащают структурами задержки, которые удерживают от переключения логику в течение времени, достаточного для рекомбинации генерированных ионом зарядов. Обычно между участками стандартной 6-транзисторной ячейки SRAM добавляют RC-задержки. Благодаря этому устройство восстанавливается от SET до того, как будет зафиксировано значение сигнала. Недостатком данного метода является снижение быстродействия ИС.
Многие производители применяют проверку бит четности и корректирующие коды (ECC), чтобы предотвратить изменение состояний статических элементов. Данные меры оправданы при конструировании большого массива памяти. В случае множества небольших блоков SRAM площадь памяти увеличивается вдвое. Кроме того, не исправляются двойные ошибки. При соударении с тяжелыми нейтронами часто образуются вторичные заряженные частицы, которые могут воздействовать сразу на несколько ячеек памяти. В этом случае ECC могут не обнаружить ошибку.
Другой подход состоит в сохранении (Temporal Sampling) состояний узлов схемы с периодом, большим, чем длительность импульса тока, вызванного излучением. Обычно его применяют в дополнение к TMR. Такая временная фильтрация защищает и от SET: значения сигнала данных запоминаются с некоторой временной задержкой, после чего производится голосование на основе сохраненных состояний. Данный метод чувствителен к сбоям переключения на линии синхронизации и связан с увеличением площади схемы примерно в три раза.
Многие библиотеки элементов содержат встроенные методы конструирования элементов и повышения стойкости ИС. При синтезе с помощью этих библиотек уменьшается площадь микросхемы и потребляемое питание, роль избыточной логики. Особое внимание при проектировании следует уделить временным диаграммам, особенно для сигналов тактовой синхронизации. Большая суммарная доза радиации может стать причиной сдвига временных характеристик примерно на 10% от заявленного производителем. Также все логические элементы должны иметь заданные по умолчанию восстанавливаемые значения.
Такие методы как TMR и ЕСС повышают надежность микросхем на уровне синтеза и библиотек элементов. Это, в сочетании с SOI-процессом изготовления и соответствующими средствами САПР, позволяет разрабатывать радиационно стойкие ASIC, сравнимые по характеристикам с коммерческими аналогами. Однако из-за возрастающей стоимости разработки радиационно стойких заказных ИС и отсутствия возможности перепрограммирования, постоянно растет и потребность в ПЛИС для военных и космических приложений. В отличие от обычных моделей, они требуют особого корпусирования, строгого тестирования температурного режима и радиационной стойкости.
Большинство ПЛИС основаны на SRAM, основная часть которой находится в схемах конфигурирования. Поэтому в случае возникновения SEU могут измениться значения в списке логических элементов, что ведет к неправильной функциональности устройства. Радиационно стойкие ПЛИС обычно оснащают функцией периодической проверки набора элементов и реконфигурирования к сохраненным по умолчанию состояниям [4].
Более надежными считаются ПЛИС с соединениями на антиперемычках [5], не подверженным вредным воздействиям радиации. Подобные устройства фирмы Actel (серия RTAX) состоят из защищенных от SEU регистров с встроенными функциями TMR. В отличие от ПЛИС, основанных на SRAM, в данных устройствах не задействуются дополнительные программируемые элементы для создания аппаратной избыточности. Кроме того, каждая матрица ячеек SRAM имеет устройство обнаружения и исправления ошибок (Error Detection and Correction, EDAC) на основе укороченного кода Хемминга, которое не только фиксирует данные, считанные из памяти, но и перезаписывает правильную информацию в облученную ячейку.
Основные производители
Ведущим поставщиком радиационно стойких ASIC является фирма Honeywell [6]. Используя собственный 150-нм
SOI-процесс, библиотеки элементов с повышенной радиационной стойкостью и инструментальные средства Synopsys, она предоставляет решения (табл.1) для систем контроля в реактивных истребителях, спутниках, стратегических ракетах и т.д.
Наиболее новое изделие, HX5000, применяется во всем температурном спектре военных приложений. Библиотеки ASIC HX5000 включают триггеры и ячейки SRAM с крайне низким уровнем SEU. Для проектирования этих ИС применяются инструментальные средства на основе пакета Synopsys Galaxy.
Другой участник данного сегмента рынка, фирма Aeroflex, применяет специальный процесс изготовления КМОП-схем с эпитаксиальной подложкой. Микросхемы серии UT0.25µmHBD с проектными нормами 0,18 мкм выдерживают общую дозу радиации от 100 крад до 1 Мрад. При этом вероятность одиночного сбоя составляет 1∙10-10 ошибок/бит-день. Устройства серии UT0.6µmCRH изготавливаются с топологическими нормами 0,6 мкм. Они включают до 600 тыс. транзисторов, выдерживают общую дозу радиации 300 крад. Устойчивость к одиночным сбоям составляет 2∙10-10 ошибок/бит-день.
Фирма Atmel предлагает целый ряд устройств для космических приложений, например устройства типа "море транзисторов": MG1RT, MG2RT, MG2RTR (повышенная радиационная стойкость) и др. Подобная микросхема DMILL выдерживает общую дозу радиации 10 Мрад. Также Atmel выпускает ASIC на базе библиотечных элементов ATC18RHA. Она изготовлена по КМОП-технологии с 5-слойной металлизацией и топологическими нормами 0,18 мкм. Ячейки памяти для этой ИС разработаны с помощью САПР фирмы Cadence на базе устойчивых к SEU триггеров. ATC18RHA включает схемы EDAC и выдерживает дозу радиации до 300 крад. В 2005 году фирма Atmel выпустила радиационно стойкий 32-битный SPARC-процессор AT697, предназначенный для бортовых компьютеров космических кораблей. Микросхема изготовлена по КМОП-технологии с нормами 0,18 мкм, поставляется в корпусе MCGA с 349 выводами. Для предотвращения неисправностей, вызванных SEU и SET, процессор оснащен TMR, EDAC, а также схемами проверки четности для элементов кэш-памяти. AT697 выдерживает суммарную дозу радиации до 100 крад и частично сохраняет функциональность при 200 крад. При использовании данного процессора на геостационарной орбите SEU или SET могут произойти не более чем один раз в 200 лет.
Фирма Xilinx [7], чьи устройства применяются, например в системах управления исследовательской миссии NASA/JPL на Марсе, поставляет радиационно стойкие ПЛИС сложностью до 1 млн. вентилей, выдерживающие общую дозу ионизации 200 крад (табл. 2). Функции TMR в них реализованы на программируемых элементах.
Последней разработкой Xilinx в данной области является XQR18V04 – перезаписываемая встраиваемая конфигурационная flash-память. XQR18V04 гарантированно функционирует при общей дозе радиации, не превышающей 30 крад. Использованные элементы библиотек обладают устойчивостью к статическим SEU.
Устройства фирмы Actel служат для задач телеметрии, позиционирования и т.д. практически на всех коммерческих и военных спутниках. ПЛИС серии RTAX-S сложностью от 250000 до 2 млн. вентилей реализованы на триггерах повышенной стойкости к SEE. Выполнены микросхемы по 0,15-мкм КМОП-технологии с прожигаемыми перемычками и семислойной металлизацией. RTAX-S выдерживают общую дозу ионизации до 200 крад. Минимальная энергия, достаточная для защелкивания транзисторов превышает 104 МэВ-см2/мг; стойкость к сбоям переключения для списка логических устройств – более 37 МэВ-см2/мг. Важную роль в обеспечении таких показателей играет корпус LGA (Land Grid Array, LGA). Стоимость RTAX250S составляет более 3500 долларов. Наиболее поздняя разработка Actel, RTAX4000S, содержит 4 млн. системных вентилей и допускает общую дозу ионизации 300 крад. Защищенность памяти от SEU составляет порядка 10-10 ошибок/бит-день.
Для полноценного процесса разработки устройств на базе RTAX-S фирма Actel предоставляет набор инструментальных средств от Mentor Graphics, Magma Design Automation, SynaptiCAD и Synplicity, объединенных в одном пакете разработчика.
Ни одна разработка ИС космического направления не ведется без инструментальных средств ведущих поставщиков САПР (Cadence, Synopsis, Mentor Graphics). Однако их продукты не обеспечивают всей функциональности, необходимой для разработчиков радиационно-стойких интегральных схем.
Нехватка специализированных инструментальных средств отчасти объясняется тем, что требования радиационной стойкости не характерны для всех коммерческих приложений. Но с увеличением скорости работы ИС сбои, вызванные ионизирующими частицами, становятся свойственны для производителей с 65-нм и 45-нм технологическими процессами.
Многие разработчики военных и авиакосмических систем поставляют собственные модели и спецификации допусков. На их основе малые поставщики САПР например, iRoC, создают собственные решения. Процесс начинается с тщательного тестирования чувствительности к излучению ИС, затем используются средства обнаружения и анализа SEU для схем на стандартных элементах. ИС подвергаются ускоренному тестированию на радиационном оборудовании (нейтронными лучами) в лабораториях Лос-Аламоса и Упсалы. САПР iRoC позволяет определить области конструкции, восприимчивые к случайным сбоям.
Потребность в радиационно стойких интегральных схемах и электронных компонентах существует не только в космических и военных областях. Уязвимость к одиночным сбоям может стать причиной постоянных неисправностей устройства, и привести к его отзыву из продажи для последующей переработки. Неудивительно, что методы повышения надежности, например, тройное резервирование, становятся привычным инструментом при разработке устройств самого различного назначения.
Литература
1. M. Santarini. Cosmic radiation comes to ASIC and SOC design.EDN -5/12/2005. – http://www.edn.com/article/CA529381.html
2. Th. Romanko, B. Clegg. SOI eases radiation-hardened ASIC design. – www.eetimes.com/showArticle.jhtml?articleID=165700727.
3. Donald C. Mayer, Ronald C. Lacoe. Designing Integrated Circuits to Withstand Space Radiation. Vol.4, № 2, Crosslink.– http://www.aero.org/publications/crosslink/summer2003/06.html
4. I. Scouras. Radiation-tolerant FPGA density climbs to four million gates. – www.eeproductcenter.com/showArticle?articleID=170701413.
5. I.Scouras. Antifuse FPGAs offer cost-effective alternative to rad-hard ASICs. – www.eeproductcenter.com/showArticle.jhtml?articleID=165700951
6. Honeywell rad hard ASICs and custom design. – www.ssec.honeywell.com/aerospace/radhard/asic.html
7. Xilinx chips land on Mars – Military & Aerospace Electronics, 2004, January.
8. D. Gardner. Programmable logic: Understanding the risks in military and aerospace applications. Microelectronics & Aerospace Electronics. October, 2005.– http://mae.pennnet.com/Articles/Article_Display.cfm?Section=ARTCL&ARTICLE_ID=238663&VERSION_NUM=2&p=32.
9. FPGA in Space. – www.fpgajournal.com/articles/20040803_space.htm.
10. P.L. Murray. Re-programmable FPGAs in space environments.
11. Actel introduced LGA packaging option for rad-tolerant FPGAs. – www.eetimes.com/showArticle.jhtml?articleID=165700717.
При торможении на корпусе электронного устройства электронов, протонов, космических частиц возникают рентгеновское и гамма-излучение, тяжелые ионы. Попадая в КМОП-структуры эти частицы ионизируют затвор и подзатворный оксид (SiO2). В подзатворном окисле накапливается индуцированный излучением положительный заряд (рис.1),
а на границе раздела окисла с подложкой возникает паразитный проводящий слой. То есть изменяются рабочие характеристики транзисторов. Происходит смещение пороговых напряжений и увеличение токов утечки, изменяется время нарастания и спада фронтов и т.д. При этом старение интегральной схемы и степень разрушения зависят от суммарной дозы полученной радиации (Total Dose) и интенсивности облучения.
Высокие значения фототоков, вызванных мгновенной большой дозой радиации, могут стать причиной резкого скачка напряжения на шинах питания. Следствие этого – случайные сбои переключения (Single Event Transient, SET), защелкивания транзисторов (latch-up), повреждения линий питания. Возрастание токов утечки уменьшает различие между включенным и выключенным состояниями транзистора. Кроме того, увеличивается ток, протекающий через транзистор в выключенном состоянии. Возрастает потребление питания, рассеивание тепла и может произойти термическое разрушение транзистора.
Чаще всего неполадки происходят по причине случайных воздействий (Single Event Effects, SEE), когда тяжелые частицы (космические лучи, протоны, электроны, альфа-частицы, термические нейтроны и т.д.) попадают в ИС (рис.2). Проникая вглубь полупроводникового материала, они оставляют за собой след свободных носителей заряда. В случае обычных КМОП-схем в подзатворном окисле происходит генерация электронно-дырочных пар.
Согласно работе [1], ИС подвержены нескольким типам SEE. Одиночный сбой (Single-event Upset, SEU) является наиболее распространенным и наименее опасным последствием ионизирующего воздействия. Обычно SEU происходят при попадании ионов в схемы памяти или статических триггеров. Импульс тока, вызванный рекомбинацией индуцированных ионом дырок и электронов, изменяет состояние логического элемента (например, 1 меняется на 0). При обнаружении сбоя правильное состояние можно перезаписать или восстановить сигналом перезагрузки. С уменьшением размеров транзисторов уменьшается и величина ионизирующего заряда, достаточного для SEU.
Случайный сбой переключения свойственен как элементам памяти, так и стандартным схемотехническим элементам. Логический элемент может воспринимать импульс тока, вызванный излучением, как сигнал данных. Если это происходит одновременно с фронтом синхроимпульса, ложный сигнал сохраняется и может быть использован другими устройствами. Несмотря на то, что пострадавший логический элемент вернется к правильному состоянию, ложный сигнал может достигнуть памяти и изменить хранящиеся в ней данные. Чем выше частота тактовой синхронизации, тем больше вероятность SET (рис.3). Благодаря своему быстродействию современные приборы отреагируют на радиационный импульс, слишком короткий для предыдущих поколений ИС.
Одним из самых опасных подвидов SEE является защелкивание транзисторов (single effect latchup, SEL) в пропускающем состоянии. Причины возникновения защелкивания –
большая разность потенциалов на входе транзистора, вызванная излучением, и паразитные структуры, свойственные КМОП-технологии (пара p-n-p- и n-p-n-транзисторов образует структуру, подобную тиристору). При нормальном функционировании КМОП-транзистора ток протекает в его канале. В случае большого входного напряжения паразитный тиристор переходит во включенное состояние, благодаря чему ток протекает в нижние слои микросхемы. Из-за этого между стоком и истоком транзистора возникает область с низким сопротивлением. Протекающий по ней высокий ток нагревает устройство и может вывести его из строя. Ток не уменьшается даже после того, как причина защелкивания (высокая разность потенциалов) исчезает.
Методы повышения радиационной стойкости ИС
Радиационно стойкие ИС применяются в оборонной и космической промышленности, медицинской электронике. Они гарантируют надежную работу и неизменность параметров устройств в условиях различных воздействий радиации. Производители таких микросхем вынуждены бороться с проявлениями как одиночных сбоев, так и общей дозы радиации. При этом общая тенденция – повышение радиационной стойкости ИС на всех этапах конструирования (выбор схемотехнических элементов, моделирование в САПР, процесс изготовления, корпусирование).
Один из распространенных способов борьбы с одиночными сбоями и накоплением индуцированного излучением заряда – изготовление ИС по технологии кремний на диэлектрике (Silicon-on-insulator, SOI). Вблизи поверхности подложки имплантируется слой молекул кислорода, из которого нагреванием формируют непрерывный слой оксида толщиной порядка 0,2 мкм. Полученный диэлектрик изолирует канал КМОП от кремниевой подложки (рис.4).
При этом сток-истоковые области достигают углубленного окисла. Тем самым снижаются токи утечки и паразитные емкости, исключается возможность образования паразитных структур типа тиристора. Из-за меньшего слоя подзатворного кремния в SOI-транзисторах величина накапливаемого заряда, вызванного длительным воздействием радиации, снижается в десять раз [2].
Себестоимость SOI-процесса в 5–10 раз выше, чем при традиционной КМОП-технологии. При этом, в отличие от коммерческих SOI-устройств, в ИС для космических и военных приложений следует повышать стойкость углубленного оксида. В противном случае, заряд, индуцированный гамма-излучением, может попасть с течением времени в оксид, после чего рекомбинировать на границу SiO2-Si и изменить пороговое напряжение устройства. Поэтому при построении SOI-структур следует предусмотреть возможность для стока заряда из области контакта окисла и кремния на линии заземления. В коммерческих микросхемах подобного решения избегают, так как это влечет уменьшение полезной площади на 30%.
Для того чтобы повысить надежность КМОП-устройств на уровне схемотехнических элементов библиотек и проектирования устройства, применяют различные подходы. Например, увеличивают длину затвора критически важных транзисторов. Для предотвращения одиночных сбоев повышают уровень сигнала, необходимый для переключения триггера.
Наиболее распространен метод тройного резервирования (Triple Modular Redundancy, TMR), основанный на создании дубликатов критических узлов схемы (рис.5). Общее значение выбирается схемой голосования на основании выходов этих элементов. Таким образом, воздействие излучения изменит состояние логического элемента, только если пострадает сразу несколько узлов. Чем больше избыточность, тем больше задействуется полезной площади кристалла и тем меньше вероятность возникновения SEU. Недостаток этого подхода – увеличение числа транзисторов для выполнения одной и той же функции. Так, ячейка SRAM из шести транзисторов превращается в 10- или 12-транзисторную ячейку, что увеличивает не только задержку, но и стоимость. Задействуется большая площадь, что ведет к дополнительному рассеиванию энергии.
TMR не исправляет ошибки, а только предоставляет правильное значение. Более изощренные методы используют дополнительно к дублированию критических элементов обратные связи для восстановления правильных значений на пострадавших узлах.
Избыточная логика может занимать в три или четыре раза больше площади обычного элемента. В ячейках памяти часто применяют двойные DICE-защелки (Dual Inter-locked Storage Cell) (рис.6). В них использована четырехузловая структура избыточности. Состояния сохраняются как 1010 или 0101. Два контура обратной связи гарантируют защиту от SEU при воздействии только на один узел системы [3].
Для улучшения противодействия одиночным сбоям и сбоям переключения некоторые элементы (триггеры) оснащают структурами задержки, которые удерживают от переключения логику в течение времени, достаточного для рекомбинации генерированных ионом зарядов. Обычно между участками стандартной 6-транзисторной ячейки SRAM добавляют RC-задержки. Благодаря этому устройство восстанавливается от SET до того, как будет зафиксировано значение сигнала. Недостатком данного метода является снижение быстродействия ИС.
Многие производители применяют проверку бит четности и корректирующие коды (ECC), чтобы предотвратить изменение состояний статических элементов. Данные меры оправданы при конструировании большого массива памяти. В случае множества небольших блоков SRAM площадь памяти увеличивается вдвое. Кроме того, не исправляются двойные ошибки. При соударении с тяжелыми нейтронами часто образуются вторичные заряженные частицы, которые могут воздействовать сразу на несколько ячеек памяти. В этом случае ECC могут не обнаружить ошибку.
Другой подход состоит в сохранении (Temporal Sampling) состояний узлов схемы с периодом, большим, чем длительность импульса тока, вызванного излучением. Обычно его применяют в дополнение к TMR. Такая временная фильтрация защищает и от SET: значения сигнала данных запоминаются с некоторой временной задержкой, после чего производится голосование на основе сохраненных состояний. Данный метод чувствителен к сбоям переключения на линии синхронизации и связан с увеличением площади схемы примерно в три раза.
Многие библиотеки элементов содержат встроенные методы конструирования элементов и повышения стойкости ИС. При синтезе с помощью этих библиотек уменьшается площадь микросхемы и потребляемое питание, роль избыточной логики. Особое внимание при проектировании следует уделить временным диаграммам, особенно для сигналов тактовой синхронизации. Большая суммарная доза радиации может стать причиной сдвига временных характеристик примерно на 10% от заявленного производителем. Также все логические элементы должны иметь заданные по умолчанию восстанавливаемые значения.
Такие методы как TMR и ЕСС повышают надежность микросхем на уровне синтеза и библиотек элементов. Это, в сочетании с SOI-процессом изготовления и соответствующими средствами САПР, позволяет разрабатывать радиационно стойкие ASIC, сравнимые по характеристикам с коммерческими аналогами. Однако из-за возрастающей стоимости разработки радиационно стойких заказных ИС и отсутствия возможности перепрограммирования, постоянно растет и потребность в ПЛИС для военных и космических приложений. В отличие от обычных моделей, они требуют особого корпусирования, строгого тестирования температурного режима и радиационной стойкости.
Большинство ПЛИС основаны на SRAM, основная часть которой находится в схемах конфигурирования. Поэтому в случае возникновения SEU могут измениться значения в списке логических элементов, что ведет к неправильной функциональности устройства. Радиационно стойкие ПЛИС обычно оснащают функцией периодической проверки набора элементов и реконфигурирования к сохраненным по умолчанию состояниям [4].
Более надежными считаются ПЛИС с соединениями на антиперемычках [5], не подверженным вредным воздействиям радиации. Подобные устройства фирмы Actel (серия RTAX) состоят из защищенных от SEU регистров с встроенными функциями TMR. В отличие от ПЛИС, основанных на SRAM, в данных устройствах не задействуются дополнительные программируемые элементы для создания аппаратной избыточности. Кроме того, каждая матрица ячеек SRAM имеет устройство обнаружения и исправления ошибок (Error Detection and Correction, EDAC) на основе укороченного кода Хемминга, которое не только фиксирует данные, считанные из памяти, но и перезаписывает правильную информацию в облученную ячейку.
Основные производители
Ведущим поставщиком радиационно стойких ASIC является фирма Honeywell [6]. Используя собственный 150-нм
SOI-процесс, библиотеки элементов с повышенной радиационной стойкостью и инструментальные средства Synopsys, она предоставляет решения (табл.1) для систем контроля в реактивных истребителях, спутниках, стратегических ракетах и т.д.
Наиболее новое изделие, HX5000, применяется во всем температурном спектре военных приложений. Библиотеки ASIC HX5000 включают триггеры и ячейки SRAM с крайне низким уровнем SEU. Для проектирования этих ИС применяются инструментальные средства на основе пакета Synopsys Galaxy.
Другой участник данного сегмента рынка, фирма Aeroflex, применяет специальный процесс изготовления КМОП-схем с эпитаксиальной подложкой. Микросхемы серии UT0.25µmHBD с проектными нормами 0,18 мкм выдерживают общую дозу радиации от 100 крад до 1 Мрад. При этом вероятность одиночного сбоя составляет 1∙10-10 ошибок/бит-день. Устройства серии UT0.6µmCRH изготавливаются с топологическими нормами 0,6 мкм. Они включают до 600 тыс. транзисторов, выдерживают общую дозу радиации 300 крад. Устойчивость к одиночным сбоям составляет 2∙10-10 ошибок/бит-день.
Фирма Atmel предлагает целый ряд устройств для космических приложений, например устройства типа "море транзисторов": MG1RT, MG2RT, MG2RTR (повышенная радиационная стойкость) и др. Подобная микросхема DMILL выдерживает общую дозу радиации 10 Мрад. Также Atmel выпускает ASIC на базе библиотечных элементов ATC18RHA. Она изготовлена по КМОП-технологии с 5-слойной металлизацией и топологическими нормами 0,18 мкм. Ячейки памяти для этой ИС разработаны с помощью САПР фирмы Cadence на базе устойчивых к SEU триггеров. ATC18RHA включает схемы EDAC и выдерживает дозу радиации до 300 крад. В 2005 году фирма Atmel выпустила радиационно стойкий 32-битный SPARC-процессор AT697, предназначенный для бортовых компьютеров космических кораблей. Микросхема изготовлена по КМОП-технологии с нормами 0,18 мкм, поставляется в корпусе MCGA с 349 выводами. Для предотвращения неисправностей, вызванных SEU и SET, процессор оснащен TMR, EDAC, а также схемами проверки четности для элементов кэш-памяти. AT697 выдерживает суммарную дозу радиации до 100 крад и частично сохраняет функциональность при 200 крад. При использовании данного процессора на геостационарной орбите SEU или SET могут произойти не более чем один раз в 200 лет.
Фирма Xilinx [7], чьи устройства применяются, например в системах управления исследовательской миссии NASA/JPL на Марсе, поставляет радиационно стойкие ПЛИС сложностью до 1 млн. вентилей, выдерживающие общую дозу ионизации 200 крад (табл. 2). Функции TMR в них реализованы на программируемых элементах.
Последней разработкой Xilinx в данной области является XQR18V04 – перезаписываемая встраиваемая конфигурационная flash-память. XQR18V04 гарантированно функционирует при общей дозе радиации, не превышающей 30 крад. Использованные элементы библиотек обладают устойчивостью к статическим SEU.
Устройства фирмы Actel служат для задач телеметрии, позиционирования и т.д. практически на всех коммерческих и военных спутниках. ПЛИС серии RTAX-S сложностью от 250000 до 2 млн. вентилей реализованы на триггерах повышенной стойкости к SEE. Выполнены микросхемы по 0,15-мкм КМОП-технологии с прожигаемыми перемычками и семислойной металлизацией. RTAX-S выдерживают общую дозу ионизации до 200 крад. Минимальная энергия, достаточная для защелкивания транзисторов превышает 104 МэВ-см2/мг; стойкость к сбоям переключения для списка логических устройств – более 37 МэВ-см2/мг. Важную роль в обеспечении таких показателей играет корпус LGA (Land Grid Array, LGA). Стоимость RTAX250S составляет более 3500 долларов. Наиболее поздняя разработка Actel, RTAX4000S, содержит 4 млн. системных вентилей и допускает общую дозу ионизации 300 крад. Защищенность памяти от SEU составляет порядка 10-10 ошибок/бит-день.
Для полноценного процесса разработки устройств на базе RTAX-S фирма Actel предоставляет набор инструментальных средств от Mentor Graphics, Magma Design Automation, SynaptiCAD и Synplicity, объединенных в одном пакете разработчика.
Ни одна разработка ИС космического направления не ведется без инструментальных средств ведущих поставщиков САПР (Cadence, Synopsis, Mentor Graphics). Однако их продукты не обеспечивают всей функциональности, необходимой для разработчиков радиационно-стойких интегральных схем.
Нехватка специализированных инструментальных средств отчасти объясняется тем, что требования радиационной стойкости не характерны для всех коммерческих приложений. Но с увеличением скорости работы ИС сбои, вызванные ионизирующими частицами, становятся свойственны для производителей с 65-нм и 45-нм технологическими процессами.
Многие разработчики военных и авиакосмических систем поставляют собственные модели и спецификации допусков. На их основе малые поставщики САПР например, iRoC, создают собственные решения. Процесс начинается с тщательного тестирования чувствительности к излучению ИС, затем используются средства обнаружения и анализа SEU для схем на стандартных элементах. ИС подвергаются ускоренному тестированию на радиационном оборудовании (нейтронными лучами) в лабораториях Лос-Аламоса и Упсалы. САПР iRoC позволяет определить области конструкции, восприимчивые к случайным сбоям.
Потребность в радиационно стойких интегральных схемах и электронных компонентах существует не только в космических и военных областях. Уязвимость к одиночным сбоям может стать причиной постоянных неисправностей устройства, и привести к его отзыву из продажи для последующей переработки. Неудивительно, что методы повышения надежности, например, тройное резервирование, становятся привычным инструментом при разработке устройств самого различного назначения.
Литература
1. M. Santarini. Cosmic radiation comes to ASIC and SOC design.EDN -5/12/2005. – http://www.edn.com/article/CA529381.html
2. Th. Romanko, B. Clegg. SOI eases radiation-hardened ASIC design. – www.eetimes.com/showArticle.jhtml?articleID=165700727.
3. Donald C. Mayer, Ronald C. Lacoe. Designing Integrated Circuits to Withstand Space Radiation. Vol.4, № 2, Crosslink.– http://www.aero.org/publications/crosslink/summer2003/06.html
4. I. Scouras. Radiation-tolerant FPGA density climbs to four million gates. – www.eeproductcenter.com/showArticle?articleID=170701413.
5. I.Scouras. Antifuse FPGAs offer cost-effective alternative to rad-hard ASICs. – www.eeproductcenter.com/showArticle.jhtml?articleID=165700951
6. Honeywell rad hard ASICs and custom design. – www.ssec.honeywell.com/aerospace/radhard/asic.html
7. Xilinx chips land on Mars – Military & Aerospace Electronics, 2004, January.
8. D. Gardner. Programmable logic: Understanding the risks in military and aerospace applications. Microelectronics & Aerospace Electronics. October, 2005.– http://mae.pennnet.com/Articles/Article_Display.cfm?Section=ARTCL&ARTICLE_ID=238663&VERSION_NUM=2&p=32.
9. FPGA in Space. – www.fpgajournal.com/articles/20040803_space.htm.
10. P.L. Murray. Re-programmable FPGAs in space environments.
11. Actel introduced LGA packaging option for rad-tolerant FPGAs. – www.eetimes.com/showArticle.jhtml?articleID=165700717.
Отзывы читателей
