eng
Выпуск #3/2021
А. Строгонов, М. Белых, Д. Пермяков, В. Полковников
МЕТОДЫ ПРОЕКТИРОВАНИЯ БИС С УЧЕТОМ НАДЕЖНОСТИ
МЕТОДЫ ПРОЕКТИРОВАНИЯ БИС С УЧЕТОМ НАДЕЖНОСТИ
Просмотры: 1280
DOI: 10.22184/1992-4178.2021.204.3.46.56
В статье рассмотрены основные механизмы деградации МОП-транзисторов субмикронных БИС, способы построения моделей МОП-транзисторов с учетом эффектов старения, требования к маршруту проектирования высоконадежных КМОП БИС и инструменты проектирования с учетом надежности, реализованные в наиболее широко применяемых САПР.
В статье рассмотрены основные механизмы деградации МОП-транзисторов субмикронных БИС, способы построения моделей МОП-транзисторов с учетом эффектов старения, требования к маршруту проектирования высоконадежных КМОП БИС и инструменты проектирования с учетом надежности, реализованные в наиболее широко применяемых САПР.
Теги: aging effect bert electromigration hot carrier injection macromodel mos transistor performance degradation reliability simulating relxpert spice model spice-модель virtuoso spectre деградация характеристик моп-транзисторов инжекция горячих носителей макромодель моделирование надежности электромиграция эффект старения
Методы проектирования БИС с учетом надежности
А. Строгонов, д. т. н.1, М. Белых, Д. Пермяков , В. Полковников
Для создания высоконадежных БИС различного назначения необходимо на этапе проектирования применять инструменты и подходы, учитывающие механизмы деградации параметров БИС. Моделирование показателей надежности позволяет разработчикам выявлять слабые с точки зрения надежности узлы схемы, находить компромисс между характеристиками БИС и сохранением долговременной работоспособности, прогнозировать характеристики разрабатываемой БИС на весь срок службы устройства. В статье рассмотрены основные механизмы деградации параметров МОП-транзисторов субмикронных БИС, способы построения моделей МОП-транзисторов с учетом эффектов старения, требования к маршруту проектирования высоконадежных КМОП БИС и инструменты проектирования с учетом надежности, реализованные в наиболее широко применяемых САПР.
С внедрением субмикронных технологий БИС стали работать на более высоких частотах, потреблять больший ток и мощность при меньших напряжениях питания. Это усугубило проблемы, связанные с такими эффектами, как паразитная емкость связи между проводниками, электромиграция, времязависимый пробой подзатворных оксидов, паразитное падение напряжения в цепях питания и заземления, паразитные индуктивные эффекты.
Сильные электрические поля, возникающие при уменьшении размеров МОП-транзисторов (МОПТ) и сохранении питающего напряжения, приводят к появлению горячих носителей (Hot Carrier Injection, HCI), которые могут вызывать проблемы, связанные с необходимостью обеспечения надежности в течение длительной работы. В соответствии с принципами масштабирования КМОП БИС толщина подзатворного оксида TOX непрерывно уменьшается.
Для технологического поколения 0,05–0,25 мкм напряженность электрического поля в оксиде EOX не превышает 5 МВ / см. Практически допустимая минимальная толщина термического оксида составляет 3,5 нм, при этом плотность дефектов достигает уровня 0,5 см–2 при напряженности поля в оксиде EOX = 7 МВ / см.
Для субмикронных КМОП БИС характерны: сдвиг во времени порогового напряжения ΔVt, деградация крутизны Δgm / g, деградация тока стока ΔIC / IC, лавинный пробой между истоком и стоком, наличие туннельной компоненты тока утечки стокового перехода при высокой напряженности вертикального электрического поля в области перекрытия стока затвором (GIDL-эффект) и др.
Снижение напряжения питания VDD в значительной степени уменьшает влияние эффекта горячих носителей на долговременную стабильность параметров КМОП БИС. Установлено, что использование LLD-областей (слаболегированные области истока и стока МОПТ) для субмикронных КМОП БИС позволяет: ослабить чувствительность порогового напряжения Vt к эффективной длине канала Leff; ослабить величину DIBL-эффекта (Drain-Induced Barrier Lowering), характеризующего значение сдвига порогового напряжения ΔVt, вызываемого большим напряжением на стоке VC; подавить GIDL-эффект; увеличить напряжение питания VDD для обеспечения высокого быстродействия БИС.
К горячим носителям в n-МОПТ относятся горячие электроны из поверхностного инверсионного канала (КГЭ), горячие электроны из подложки (ПГЭ) и горячие электроны и дырки из обедненного слоя стока, возникающие при подаче на транзистор смещения, переводящего его в насыщение (ЛГЭ и ЛГД, где Л – от слова «лавинный»).
Горячие носители приводят к возникновению проблем, связанных со стабильностью МОПТ при их длительной работе. Эти проблемы являются результатом инжекции электронов в подзатворный оксид. Так как некоторые носители захватываются в оксиде, то с течением времени происходит накопление заряда, что приводит к сдвигу напряжения плоских зон и изменению порогового напряжения.
Электроны, генерируемые в обедненной области под электродом затвора, уносятся к границе раздела Si–SiO2, когда разность между напряжением затвора и напряжением плоских зон положительна. Подвижные электроны (неосновные носители) из объема также уносятся к границе раздела. Установлено, что горячие носители из подложки в наименьшей степени приводят к возникновению проблем в n-МОПТ, работающих при напряжениях, характерных для БИС.
В случае высоких рабочих температур, высокой напряженности электрического поля в оксиде и TOX < 50 нм для p-МОПТ при отрицательном смещении на затворе горячие дырки из подложки могут приводить к заметной деградации порогового напряжения Vt и тока затвора IЗ, а также снижению тока стока насыщения IСИнас.
Вызвать горячие дырки из подложки для p-МОПТ позволяет тест на температурную нестабильность при отрицательном смещении (Negative Bias Temperature Instability, NBTI), а тест на температурную нестабильность при положительном смещении на затворе n-МОПТ (Positive bias temperature instability, PBTI) вызывает горячие электроны из подложки (рис. 1). Считается, что температурная нестабильность для n-МОПТ менее значима, чем для p-МОПТ. NBTI приводит к деградации порогового напряжения Vt примерно на 25–30% за 10‑летний срок службы, а также ухудшению быстродействия и функциональным сбоям.
Деградацию тока стока ΔIСИ p-МОПТ за время t, вызванную инжекцией горячих носителей из подложки (NBTI), можно моделировать функцией вида:
,
где A, ΔΗ, γ, n – параметры модели.
Эффект NBTI проявляется в процессе работы КМОП БИС, когда p-МОПТ полностью открыт.
Эффекту инжекции горячих носителей (HCI) подвержены в равной степени n- и p-МОПТ, он проявляется в моменты их переключения. Если к n-МОПТ приложено достаточно большое смещение, то происходит сильная инверсия. Образуется канал n-типа на всем протяжении от истока до стока. По мере того как электроны притягиваются к стоку положительным напряжением, некоторые носители становятся горячими под воздействием высокого электрического поля в обедненной области стока. Если горячие электроны будут рассеяны по направлению к границе раздела Si–SiO2 (без участия механизма ударной ионизации) и если их энергия будет достаточна для преодоления барьера на границе раздела, то они могут быть эмиттированы в подзатворный оксид. Эмиссия горячих электронов из канала (КГЭ) будет происходить в области, где носители являются наиболее горячими и где электрическое поле затвора направлено так, что способствует эмиссии. Эмиссия горячих электронов из канала возникает при испытаниях в режиме VЗИ = VCИ и характерна для n-МОПТ с длиной канала L менее 0,5 мкм.
Деградацию характеристик МОПТ обычно оценивают по изменению трех характеристик (параметров деградации): сдвиг во времени порогового напряжения ΔVt, ухудшение крутизны Δgm / g, снижение тока стока ΔIC / IC. Все три характеристики имеют степенную зависимостью от времени, а деградацию характеристик МОПТ можно обобщить одним символом ΔD:
,
где ΔD – изменение параметра; A – параметр возраста; IПОДЛ – ток подложки; w – ширина канала МОПТ; H, m, n –параметры модели. При прогнозировании деградации
МОПТ рассчитывают время τ, за которое происходит максимально-допустимое изменение параметра D: ΔDf = Aτn.
В условиях инжекции горячих носителей ток подложки определяют следующим образом:
,
где С – параметр, зависящий от технологии процесса изготовления МОПТ; IСИ – ток стока; β – коэффициент ударной ионизации; Ei – эффективное электрическое поле в области ударной ионизации.
Наличие дефектов в оксидных слоях приводит к увеличению EOX. При моделировании надежности пленок SiO2 наличие скрытого дефекта можно учесть изменением параметра EOX.
Высоких показателей надежности БИС можно достичь с помощью современных САПР, благодаря применению модернизированного маршрута проектирования БИС и использованию результатов испытаний тестовых структур на этапе разработки.
Моделирование надежности должно осуществляться на всех стадиях производства БИС. В настоящее время надежность обеспечивается, в основном, в процессе выявления ошибок на завершающем этапе проектирования БИС и в процессе испытаний готовых схем.
Маршрут проектирования должен включать в себя инструменты физической верификации на ранних этапах цикла проектирования и при этом быть интерактивным. Необходимо определиться с основными параметрами (ограничениями) в начале цикла и иметь возможность заменять их реальными ограничениями в процессе проектирования. Маршрут проектирования БИС должен работать как сверху-вниз (от системного до физического уровня проектирования топологии), так и в обратном направлении. Все виды анализа, используемые при проектировании БИС, должны быть взаимосвязаны. Необходима тесная связь между средствами экстракции параметров из описания топологии, различными видами анализа, размещения и трассировки и новой методологией исправления ошибок.
Средства проектирования всех уровней должны понимать иерархию проекта и настраивать степень точности вычислений в соответствии с текущим уровнем.
Для проектирования высоконадежных БИС были созданы программные средства для различных уровней проектирования БИС – от системного до физического, от схемы в целом до транзистора. Сквозной маршрут проектирования БИС с учетом надежности поддерживают САПР компаний Cadence Design System (Spectre / UltraSim), Synopsys (MOSRA) и Mentor Graphics (Eldo).
Поведенческое моделирование используется для верификации алгоритмов, выполняемых проектируемой БИС, без знания структуры будущего проекта (проект на базе ПЛИС или на базе заказной БИС) и учета технологии. С помощью поведенческого моделирования можно, например, верифицировать проект на уровне протоколов. Использование аппарата регистровых передач при функциональной верификации позволяет приблизительно оценить временные показатели, поскольку еще недоступны параметры паразитных элементов, и получить информацию о нарушениях и нестыковках на системном уровне. Верификация на уровне вентилей позволяет точнее оценить временные параметры проекта.
Результаты верификации должны передаваться с нижнего на верхний уровень проектирования для принятия нужного корректирующего решения и создания новой версии проекта. На уровне транзисторов проводится оценка деградации ячейки БИС по таким параметрам, как время задержки распространения сигналов, помехоустойчивость, изменения сопротивления вследствие электромиграции и т. д. Полученная информация передается для моделирования на уровень вентилей (рис. 2). Например, на уровне вентилей используются HCI- и NBTI-модели деградации, полученные на уровне транзисторов.
Для оценки долговечности БИС на системном уровне используют данные расчетов на уровнях транзисторов и вентилей с использованием макромоделей (с учетом задержек распространения сигналов), написанных на языках описания аппаратуры VHDL / Verilog.
Наиболее известным пакетом программ моделирования надежности (с учетом эффектов старения) является BERT (Университет Беркли, Калифорния, США), который может быть использован на этапе схемотехнического моделирования КМОП и биполярных БИС (рис. 3).
Пакет программ позволяет моделировать схемы на КМОП- и биполярных транзисторах, с учетом воздействия горячих электронов, деградации диэлектриков, электромиграции, деградации биполярных транзисторов и др. Для оценки надежности разрабатываемых ИС эти модули могут использоваться вместе или раздельно. В качестве счетного ядра используется симулятор SPICE, который прогнозирует вероятность отказов ИС как функцию длительности работы, температуры, напряжения и формы входного воздействия.
Моделирование проводится с учетом статистических данных о плотности дефектов оксидной пленки.
Моделирование надежности может помочь разработчикам БИС понять, как схема деградирует с течением времени, определить узкое место в схеме и найти компромисс между характеристиками и надежностью на этапе проектирования, чтобы ни один из известных механизмов деградации не преобладал в течение всего срока службы БИС.
В пакете BERT для количественной оценки степени деградации МОПТ используется переменная возраста Age (унифицированный параметр), линейно зависящая от времени t:
,
и .
Во время схемотехнического моделирования схемы параметр деградации (Age) рассчитывается для каждого МОПТ на каждом временном шаге, а затем суммируется, чтобы получить интегральную оценку:
,
где T – время SPICE-анализа; w – ширина МОПТ, а H, m –технологически зависимые параметры, которые определяются экспериментом. Для p-МОПТ вместо тока подложки IПОДЛ используется ток затвора IЗ.
Параметр возраста Age используется для моделирования деградации параметра ICИНАС, например:
.
На рис. 4 цилиндры в моменты времени t = 1 (1 год), t = 2 (5 лет), t = 3 (10 лет) отражают наборы параметров «состаренных» моделей МОПТ, полученных по результатам ускоренных испытаний (электрические нагрузки). Интерполяция (или линейная регрессия) используется для создания модели МОПТ требуемого возраста.
Параметр ICИ используют для наблюдения за процессом деградации цифровых БИС, тогда как Vt подходит для аналоговых схем. Срок службы транзистора устанавливается, как соответствующий 10%-ному изменению одного из контролируемых параметров – ICИ, Vt или gm max.
Компания Cadence Design System на этапе схемотехнического проектирования предлагает использовать специализированный пакет программ моделирования надежности БИС RelXpert (входит в пакет Spectre) от Celestry Design Technologies (компания Celestry была приобретена Cadence) совместно с симулятором UltraSim Full-chip Simulator (Cadence FastSPICE) в среде аналогового моделирования Virtuoso Analog Design Environment (ADE), позволяющие моделировать такие эффекты, как HCI, NBTI.
ПО RelXpert от Celestry широко использовалось более 20 лет назад cовместно с библиотеками фабрики TSMC для проектирования субмикронных КМОП и БиКМОП БИС по 180- и 130‑нм технологическим процессам. Компания Celestry разработала универсальные модели надежности AgeMOS, которые учитывают механизмы деградации МОПТ при схемотехническом моделировании. AgeMOS работают с популярными симуляторами схем на уровне транзисторов, такими как Mentor Eldo и Cadence Spectre.
Опыт использования RelXpert на этапах схемотехнического проектирования для анализа схем с учетом старения показал отсутствие проблем с эффектами горячих носителей у потребителя. Этот инструмент может быть использован для моделирования таких эффектов, как NBTI, PBTI, HCI при проектировании БИС на основе 65‑нм процесса фабрики UMC.
Virtuoso UltraSim представляет собой высокоскоростной симулятор на основе технологии FastSPICE, работающий на транзисторном уровне, для моделирования заказных БИС, блоков памяти, аналоговых и смешанных аналого-цифровых БИС. UltraSim основан на иерархическом подходе к моделированию с запатентованным изоморфным алгоритмом и адаптивным разбиением схемы на функциональные блоки, что обеспечивает высокую скорость и точность при проектировании и верификации независимо от типа схемы.
UltraSim позволяет прогнозировать характеристики надежности, в том числе мощность потребления, и проверять тайминг (временные задержки) в электрических цепях для разрабатываемых смешанных аналого-цифровых БИС, в том числе БИС типа СнК с использованием технологий 0,13 мкм и ниже. Он оснащен набором специализированных моделей надежности (AgeMOS) для моделирования HCD и NBTI.
Модели надежности постоянно совершенствуются и считается, что они пригодны для технологических процессов вплоть до 90 нм. AgeMOS являются проприетарными моделями Cadence для моделирования HCD, NBTI и PBTI и используются для БИС, изготавливаемых по субмикронным, а модели AgeMOS2 – для БИС с глубокими субмикронными проектными нормами (FinFET, FinFET+) (рис. 5). Специальный интерфейс для расчета надежности URI позволяет заказчику реализовывать специфические модели надежности, например времязависимый пробой диэлектрика, TTDB-модели. Также разработаны новые модели надежности, такие как модель HCI с эффектом насыщения, модель TMI-старения, модель TMI-старения с учетом саморазогрева (SHE) и TMI TDDB.
Для моделирования инжекции горячих носителей используется измерительный комплекс Virtuoso Device Modeling (BSIMProPlus / RelProPlus) с интегрированным интерактивным ПО компании ProPlus. Программные инструменты BSIMProPlus позволяют собирать информацию по результатам ускоренных испытаний тестовых структур (HCI- и NBTI-тесты) для SPICE-моделей BSIM3 или BSIM4 (рис. 6), осуществлять мониторинг процесса деградации по ряду параметров (ICлли, ICнна, Vt, gm max). Инструменты RelProPlus позволяют извлекать информацию для HCI-AgeMOS (для n-MОПТ) и NBTI-AgeMOS (для p-МОПТ) моделей деградации МОПТ, которые будут использованы в RelXpert / Spectre или Virtuoso UltraSim.
Для моделирования паразитных явлений в субмикронных БИС используются SPICE-модели короткоканальных МОПТ BSIM, разработанные в Калифорнийском университете Беркли.
Модели BSIM позволяют учитывать следующие эффекты: влияние на пороговое напряжение эффектов узкого и короткого канала; снижение подвижности вертикальным полем; насыщение скоростей носителей; DIBL-эффект; модуляцию длины канала; паразитные сопротивления стока и истока; масштабирование параметров модели с изменением геометрических размеров МОПТ.
Рассмотрим, как проводится учет влияния горячих электронов HCI на деградацию КМОП-схем при схемотехническом моделировании c применением симулятора Virtuoso Spectre.
Могут быть использованы модели MOS (LEVEL 1,2 и 3) и BSIM (LEVEL 1 и 2). Для подключения расчета деградации в SPICE-модели необходимо указать параметры degramod=spectre (модель надежности Spectre) и degradation=yes. Можно также выбрать модель надежности BERT. Исходя из выбранной модели надежности необходимо задать параметры электрической нагрузки: Spectre stress (например, значение критического электрического поля esat для вычисления Vdsat для модели BSIM1) или BERT stress.
В приведенном примере показаны значения параметров двух SPICE-моделей для n- и p-МОПТ (MOS Level‑3), используемые в КМОП-инверторе кольцевого генератора на 11 звеньев (остальные значения параметров модели заданы по умолчанию). Жирным шрифтом выделены значения параметров деградации – duoc, duoe, wnom и lnom. Параметры электрической нагрузки (Spectre stress) выделены курсивом – sube и strc. Для BERT stress используется свой набор параметров.
Например, параметры деградации в модели BSIM1 имеют порядковые номера с 173 по 189. Критерии отказов (заданы по умолчанию) можно указать с помощью параметров деградации crivth (0.1 В), criuo (10%), crigm (10%) и criids (10%) (порядковые номера с 179 по 182). Для Spectre stress используется 9 параметров (190–198), а для BERT stress – 10. Всего же параметров модели BSIM1 – 235.
Пример описания SPICE-моделей для n- и p-МОПТ:
.model nmen nmos level=3 vto=0.6876 gamma=0.5512 kappa=5.0
+kp=0.8675e‑4 tox=0.206e‑7 nsub=0.197e17 vmax=4e5 theta=0.2
+cbs=10f cbd=10f degramod=spectre degradation=yes
+strc=1.5e‑6 sube=1 duoc=0.9 duoe=0.9 wnom=15u lnom=2u
.model pmen pmos level=3 vto= –0.6893 gamma=0.4411 kappa=5.0
+ld = 0.45e‑6 kp=0.3269e‑4 tox=0.206e‑7 nsub=0.197e17
+vmax=4e5 theta=0.2 cbs=10f cbd=10f degramod=spectre
+degradation=yes strc=3.0e‑6 sube=1 duoc=0.9
+duoe=0.9 wnom=30u lnom=2u
Время деградации в модели задается с помощью параметра circuitage, например circuitage=10 (10 лет). Ниже показан пример проведения анализа переходных процессов, задаваемых директивой tran:
new tran 1n 100n circuitage=0
year10 tran 1n 100n circuitage=10
После моделирования схемы формируется таблица с результатами деградации параметров IСИ, Vt, Vo, и gm для каждого МОПТ (табл. 1). Деградация (Delta) Vt отображается в абсолютных значениях. Деградация IСИ, Vo (подвижность носителей) и gm выражается в процентах от исходных значений. Все четыре параметра деградации сравниваются с критериями отказов. Если деградация, по какому-либо параметру превышает соответствующий критерий отказа, состояние транзистора отмечается как «Поврежден» (failed). На рис. 7 представлены смоделированные временные диаграммы работы кольцевого генератора (11 звеньев) с учетом воздействия HCI.
На рис. 8 показано изменение тока IПОДЛ подложки и параметра Age для транзистора x1.m1 при проведении анализа переходных процессов. Вывод результатов моделирования осуществляется с помощью команды save x1.m1:isub
x1.m1:stress x1.m1:age.
Заключение
Для технологических процессов, внедренных на некоторых кремниевых фабриках (например, TSMC, UMC), разработчики используют встроенную в САПР модель старения Cadence Spectre AgeMOS, в то время как другие предприятия предлагают собственные библиотеки моделей для расчета деградации, вызванной старением транзисторов БИС.
Например, чтобы воспользоваться ПО RelXpert необходимо получить от кремниевой фабрики файл модели старения, который описывает деградацию по основным параметрам для отдельных транзисторов, находящихся под электрической нагрузкой.
Несмотря на достигнутые успехи в области проектирования БИС с учетом надежности, следует отметить сложности при применении точного схемотехнического моделирования процесса старения БИС на основе моделей деградации, так как данный подход предъявляет гораздо более высокие требования к разработчикам БИС и инструментам моделирования.
ЛИТЕРАТУРА
Hu C. IC reliability simulation. // IEEE J. Solid-State Circuits. 1992. V.27. No. 3. PP. 241–246.
Красников Г. Я. Конструктивно-технологические особенности субмикронных МОП-транзисторов. В 2‑х частях. Часть 1. М.: ТЕХНОСФЕРА, 2002. 416 с.
Hsu W-J., Sheu B. J. Advanced integrated circuit reliability simulation including dynamic stress effects // IEEE J. Solid-State Circ. 1992. No. 3. PP. 241–257.
Hu C. The Berkeley reliability simulator BERT: an IC reliability simulator // Microelectron J. 1992. V. 23. No. 2. PP. 97–102.
Tu R. H., Rosenbaum E., Chan W. Y. et al. Berkeley Reliability Tools – BERT // IEEE Tran. on Computer-Aided Design of IC and Systems. 1993. V. 12. No. 10. PP. 1524–1534.
Li Xiaojun, Huang B., Qin J., Zhang X., Talmor M., Gur Z., Bernstein Joseph B. Deep Submicron CMOS Integrated Circuit Reliability Simulation with SPICE // Quality of Electronic Design, 2005. ISQED 2005. Sixth International Symposium.
https://www.researchgate.net/publication/4133863
Schaldenbrand A. Cadence Design Systems. Re-Thinking Reliability Analysis. 7th International Workshop on Analogue and Mixed-Signal Integrated Circuits for Space Applications (AMICSA). Session: Evaluation and Qualification. June 2018, Leuven Belgium.
Tianlei Guo, Jushan Xie. A Complete Reliability Solution: Reliability Modeling, Applications, and Integration in Analog Design Environment. Cadence Design Systems, Inc. June 19, 2018.
Virtuoso Spectre Circuit Simulator User Guide Product Version 7.2. December 2009
А. Строгонов, д. т. н.1, М. Белых, Д. Пермяков , В. Полковников
Для создания высоконадежных БИС различного назначения необходимо на этапе проектирования применять инструменты и подходы, учитывающие механизмы деградации параметров БИС. Моделирование показателей надежности позволяет разработчикам выявлять слабые с точки зрения надежности узлы схемы, находить компромисс между характеристиками БИС и сохранением долговременной работоспособности, прогнозировать характеристики разрабатываемой БИС на весь срок службы устройства. В статье рассмотрены основные механизмы деградации параметров МОП-транзисторов субмикронных БИС, способы построения моделей МОП-транзисторов с учетом эффектов старения, требования к маршруту проектирования высоконадежных КМОП БИС и инструменты проектирования с учетом надежности, реализованные в наиболее широко применяемых САПР.
С внедрением субмикронных технологий БИС стали работать на более высоких частотах, потреблять больший ток и мощность при меньших напряжениях питания. Это усугубило проблемы, связанные с такими эффектами, как паразитная емкость связи между проводниками, электромиграция, времязависимый пробой подзатворных оксидов, паразитное падение напряжения в цепях питания и заземления, паразитные индуктивные эффекты.
Сильные электрические поля, возникающие при уменьшении размеров МОП-транзисторов (МОПТ) и сохранении питающего напряжения, приводят к появлению горячих носителей (Hot Carrier Injection, HCI), которые могут вызывать проблемы, связанные с необходимостью обеспечения надежности в течение длительной работы. В соответствии с принципами масштабирования КМОП БИС толщина подзатворного оксида TOX непрерывно уменьшается.
Для технологического поколения 0,05–0,25 мкм напряженность электрического поля в оксиде EOX не превышает 5 МВ / см. Практически допустимая минимальная толщина термического оксида составляет 3,5 нм, при этом плотность дефектов достигает уровня 0,5 см–2 при напряженности поля в оксиде EOX = 7 МВ / см.
Для субмикронных КМОП БИС характерны: сдвиг во времени порогового напряжения ΔVt, деградация крутизны Δgm / g, деградация тока стока ΔIC / IC, лавинный пробой между истоком и стоком, наличие туннельной компоненты тока утечки стокового перехода при высокой напряженности вертикального электрического поля в области перекрытия стока затвором (GIDL-эффект) и др.
Снижение напряжения питания VDD в значительной степени уменьшает влияние эффекта горячих носителей на долговременную стабильность параметров КМОП БИС. Установлено, что использование LLD-областей (слаболегированные области истока и стока МОПТ) для субмикронных КМОП БИС позволяет: ослабить чувствительность порогового напряжения Vt к эффективной длине канала Leff; ослабить величину DIBL-эффекта (Drain-Induced Barrier Lowering), характеризующего значение сдвига порогового напряжения ΔVt, вызываемого большим напряжением на стоке VC; подавить GIDL-эффект; увеличить напряжение питания VDD для обеспечения высокого быстродействия БИС.
К горячим носителям в n-МОПТ относятся горячие электроны из поверхностного инверсионного канала (КГЭ), горячие электроны из подложки (ПГЭ) и горячие электроны и дырки из обедненного слоя стока, возникающие при подаче на транзистор смещения, переводящего его в насыщение (ЛГЭ и ЛГД, где Л – от слова «лавинный»).
Горячие носители приводят к возникновению проблем, связанных со стабильностью МОПТ при их длительной работе. Эти проблемы являются результатом инжекции электронов в подзатворный оксид. Так как некоторые носители захватываются в оксиде, то с течением времени происходит накопление заряда, что приводит к сдвигу напряжения плоских зон и изменению порогового напряжения.
Электроны, генерируемые в обедненной области под электродом затвора, уносятся к границе раздела Si–SiO2, когда разность между напряжением затвора и напряжением плоских зон положительна. Подвижные электроны (неосновные носители) из объема также уносятся к границе раздела. Установлено, что горячие носители из подложки в наименьшей степени приводят к возникновению проблем в n-МОПТ, работающих при напряжениях, характерных для БИС.
В случае высоких рабочих температур, высокой напряженности электрического поля в оксиде и TOX < 50 нм для p-МОПТ при отрицательном смещении на затворе горячие дырки из подложки могут приводить к заметной деградации порогового напряжения Vt и тока затвора IЗ, а также снижению тока стока насыщения IСИнас.
Вызвать горячие дырки из подложки для p-МОПТ позволяет тест на температурную нестабильность при отрицательном смещении (Negative Bias Temperature Instability, NBTI), а тест на температурную нестабильность при положительном смещении на затворе n-МОПТ (Positive bias temperature instability, PBTI) вызывает горячие электроны из подложки (рис. 1). Считается, что температурная нестабильность для n-МОПТ менее значима, чем для p-МОПТ. NBTI приводит к деградации порогового напряжения Vt примерно на 25–30% за 10‑летний срок службы, а также ухудшению быстродействия и функциональным сбоям.
Деградацию тока стока ΔIСИ p-МОПТ за время t, вызванную инжекцией горячих носителей из подложки (NBTI), можно моделировать функцией вида:
,
где A, ΔΗ, γ, n – параметры модели.
Эффект NBTI проявляется в процессе работы КМОП БИС, когда p-МОПТ полностью открыт.
Эффекту инжекции горячих носителей (HCI) подвержены в равной степени n- и p-МОПТ, он проявляется в моменты их переключения. Если к n-МОПТ приложено достаточно большое смещение, то происходит сильная инверсия. Образуется канал n-типа на всем протяжении от истока до стока. По мере того как электроны притягиваются к стоку положительным напряжением, некоторые носители становятся горячими под воздействием высокого электрического поля в обедненной области стока. Если горячие электроны будут рассеяны по направлению к границе раздела Si–SiO2 (без участия механизма ударной ионизации) и если их энергия будет достаточна для преодоления барьера на границе раздела, то они могут быть эмиттированы в подзатворный оксид. Эмиссия горячих электронов из канала (КГЭ) будет происходить в области, где носители являются наиболее горячими и где электрическое поле затвора направлено так, что способствует эмиссии. Эмиссия горячих электронов из канала возникает при испытаниях в режиме VЗИ = VCИ и характерна для n-МОПТ с длиной канала L менее 0,5 мкм.
Деградацию характеристик МОПТ обычно оценивают по изменению трех характеристик (параметров деградации): сдвиг во времени порогового напряжения ΔVt, ухудшение крутизны Δgm / g, снижение тока стока ΔIC / IC. Все три характеристики имеют степенную зависимостью от времени, а деградацию характеристик МОПТ можно обобщить одним символом ΔD:
,
где ΔD – изменение параметра; A – параметр возраста; IПОДЛ – ток подложки; w – ширина канала МОПТ; H, m, n –параметры модели. При прогнозировании деградации
МОПТ рассчитывают время τ, за которое происходит максимально-допустимое изменение параметра D: ΔDf = Aτn.
В условиях инжекции горячих носителей ток подложки определяют следующим образом:
,
где С – параметр, зависящий от технологии процесса изготовления МОПТ; IСИ – ток стока; β – коэффициент ударной ионизации; Ei – эффективное электрическое поле в области ударной ионизации.
Наличие дефектов в оксидных слоях приводит к увеличению EOX. При моделировании надежности пленок SiO2 наличие скрытого дефекта можно учесть изменением параметра EOX.
Высоких показателей надежности БИС можно достичь с помощью современных САПР, благодаря применению модернизированного маршрута проектирования БИС и использованию результатов испытаний тестовых структур на этапе разработки.
Моделирование надежности должно осуществляться на всех стадиях производства БИС. В настоящее время надежность обеспечивается, в основном, в процессе выявления ошибок на завершающем этапе проектирования БИС и в процессе испытаний готовых схем.
Маршрут проектирования должен включать в себя инструменты физической верификации на ранних этапах цикла проектирования и при этом быть интерактивным. Необходимо определиться с основными параметрами (ограничениями) в начале цикла и иметь возможность заменять их реальными ограничениями в процессе проектирования. Маршрут проектирования БИС должен работать как сверху-вниз (от системного до физического уровня проектирования топологии), так и в обратном направлении. Все виды анализа, используемые при проектировании БИС, должны быть взаимосвязаны. Необходима тесная связь между средствами экстракции параметров из описания топологии, различными видами анализа, размещения и трассировки и новой методологией исправления ошибок.
Средства проектирования всех уровней должны понимать иерархию проекта и настраивать степень точности вычислений в соответствии с текущим уровнем.
Для проектирования высоконадежных БИС были созданы программные средства для различных уровней проектирования БИС – от системного до физического, от схемы в целом до транзистора. Сквозной маршрут проектирования БИС с учетом надежности поддерживают САПР компаний Cadence Design System (Spectre / UltraSim), Synopsys (MOSRA) и Mentor Graphics (Eldo).
Поведенческое моделирование используется для верификации алгоритмов, выполняемых проектируемой БИС, без знания структуры будущего проекта (проект на базе ПЛИС или на базе заказной БИС) и учета технологии. С помощью поведенческого моделирования можно, например, верифицировать проект на уровне протоколов. Использование аппарата регистровых передач при функциональной верификации позволяет приблизительно оценить временные показатели, поскольку еще недоступны параметры паразитных элементов, и получить информацию о нарушениях и нестыковках на системном уровне. Верификация на уровне вентилей позволяет точнее оценить временные параметры проекта.
Результаты верификации должны передаваться с нижнего на верхний уровень проектирования для принятия нужного корректирующего решения и создания новой версии проекта. На уровне транзисторов проводится оценка деградации ячейки БИС по таким параметрам, как время задержки распространения сигналов, помехоустойчивость, изменения сопротивления вследствие электромиграции и т. д. Полученная информация передается для моделирования на уровень вентилей (рис. 2). Например, на уровне вентилей используются HCI- и NBTI-модели деградации, полученные на уровне транзисторов.
Для оценки долговечности БИС на системном уровне используют данные расчетов на уровнях транзисторов и вентилей с использованием макромоделей (с учетом задержек распространения сигналов), написанных на языках описания аппаратуры VHDL / Verilog.
Наиболее известным пакетом программ моделирования надежности (с учетом эффектов старения) является BERT (Университет Беркли, Калифорния, США), который может быть использован на этапе схемотехнического моделирования КМОП и биполярных БИС (рис. 3).
Пакет программ позволяет моделировать схемы на КМОП- и биполярных транзисторах, с учетом воздействия горячих электронов, деградации диэлектриков, электромиграции, деградации биполярных транзисторов и др. Для оценки надежности разрабатываемых ИС эти модули могут использоваться вместе или раздельно. В качестве счетного ядра используется симулятор SPICE, который прогнозирует вероятность отказов ИС как функцию длительности работы, температуры, напряжения и формы входного воздействия.
Моделирование проводится с учетом статистических данных о плотности дефектов оксидной пленки.
Моделирование надежности может помочь разработчикам БИС понять, как схема деградирует с течением времени, определить узкое место в схеме и найти компромисс между характеристиками и надежностью на этапе проектирования, чтобы ни один из известных механизмов деградации не преобладал в течение всего срока службы БИС.
В пакете BERT для количественной оценки степени деградации МОПТ используется переменная возраста Age (унифицированный параметр), линейно зависящая от времени t:
,
и .
Во время схемотехнического моделирования схемы параметр деградации (Age) рассчитывается для каждого МОПТ на каждом временном шаге, а затем суммируется, чтобы получить интегральную оценку:
,
где T – время SPICE-анализа; w – ширина МОПТ, а H, m –технологически зависимые параметры, которые определяются экспериментом. Для p-МОПТ вместо тока подложки IПОДЛ используется ток затвора IЗ.
Параметр возраста Age используется для моделирования деградации параметра ICИНАС, например:
.
На рис. 4 цилиндры в моменты времени t = 1 (1 год), t = 2 (5 лет), t = 3 (10 лет) отражают наборы параметров «состаренных» моделей МОПТ, полученных по результатам ускоренных испытаний (электрические нагрузки). Интерполяция (или линейная регрессия) используется для создания модели МОПТ требуемого возраста.
Параметр ICИ используют для наблюдения за процессом деградации цифровых БИС, тогда как Vt подходит для аналоговых схем. Срок службы транзистора устанавливается, как соответствующий 10%-ному изменению одного из контролируемых параметров – ICИ, Vt или gm max.
Компания Cadence Design System на этапе схемотехнического проектирования предлагает использовать специализированный пакет программ моделирования надежности БИС RelXpert (входит в пакет Spectre) от Celestry Design Technologies (компания Celestry была приобретена Cadence) совместно с симулятором UltraSim Full-chip Simulator (Cadence FastSPICE) в среде аналогового моделирования Virtuoso Analog Design Environment (ADE), позволяющие моделировать такие эффекты, как HCI, NBTI.
ПО RelXpert от Celestry широко использовалось более 20 лет назад cовместно с библиотеками фабрики TSMC для проектирования субмикронных КМОП и БиКМОП БИС по 180- и 130‑нм технологическим процессам. Компания Celestry разработала универсальные модели надежности AgeMOS, которые учитывают механизмы деградации МОПТ при схемотехническом моделировании. AgeMOS работают с популярными симуляторами схем на уровне транзисторов, такими как Mentor Eldo и Cadence Spectre.
Опыт использования RelXpert на этапах схемотехнического проектирования для анализа схем с учетом старения показал отсутствие проблем с эффектами горячих носителей у потребителя. Этот инструмент может быть использован для моделирования таких эффектов, как NBTI, PBTI, HCI при проектировании БИС на основе 65‑нм процесса фабрики UMC.
Virtuoso UltraSim представляет собой высокоскоростной симулятор на основе технологии FastSPICE, работающий на транзисторном уровне, для моделирования заказных БИС, блоков памяти, аналоговых и смешанных аналого-цифровых БИС. UltraSim основан на иерархическом подходе к моделированию с запатентованным изоморфным алгоритмом и адаптивным разбиением схемы на функциональные блоки, что обеспечивает высокую скорость и точность при проектировании и верификации независимо от типа схемы.
UltraSim позволяет прогнозировать характеристики надежности, в том числе мощность потребления, и проверять тайминг (временные задержки) в электрических цепях для разрабатываемых смешанных аналого-цифровых БИС, в том числе БИС типа СнК с использованием технологий 0,13 мкм и ниже. Он оснащен набором специализированных моделей надежности (AgeMOS) для моделирования HCD и NBTI.
Модели надежности постоянно совершенствуются и считается, что они пригодны для технологических процессов вплоть до 90 нм. AgeMOS являются проприетарными моделями Cadence для моделирования HCD, NBTI и PBTI и используются для БИС, изготавливаемых по субмикронным, а модели AgeMOS2 – для БИС с глубокими субмикронными проектными нормами (FinFET, FinFET+) (рис. 5). Специальный интерфейс для расчета надежности URI позволяет заказчику реализовывать специфические модели надежности, например времязависимый пробой диэлектрика, TTDB-модели. Также разработаны новые модели надежности, такие как модель HCI с эффектом насыщения, модель TMI-старения, модель TMI-старения с учетом саморазогрева (SHE) и TMI TDDB.
Для моделирования инжекции горячих носителей используется измерительный комплекс Virtuoso Device Modeling (BSIMProPlus / RelProPlus) с интегрированным интерактивным ПО компании ProPlus. Программные инструменты BSIMProPlus позволяют собирать информацию по результатам ускоренных испытаний тестовых структур (HCI- и NBTI-тесты) для SPICE-моделей BSIM3 или BSIM4 (рис. 6), осуществлять мониторинг процесса деградации по ряду параметров (ICлли, ICнна, Vt, gm max). Инструменты RelProPlus позволяют извлекать информацию для HCI-AgeMOS (для n-MОПТ) и NBTI-AgeMOS (для p-МОПТ) моделей деградации МОПТ, которые будут использованы в RelXpert / Spectre или Virtuoso UltraSim.
Для моделирования паразитных явлений в субмикронных БИС используются SPICE-модели короткоканальных МОПТ BSIM, разработанные в Калифорнийском университете Беркли.
Модели BSIM позволяют учитывать следующие эффекты: влияние на пороговое напряжение эффектов узкого и короткого канала; снижение подвижности вертикальным полем; насыщение скоростей носителей; DIBL-эффект; модуляцию длины канала; паразитные сопротивления стока и истока; масштабирование параметров модели с изменением геометрических размеров МОПТ.
Рассмотрим, как проводится учет влияния горячих электронов HCI на деградацию КМОП-схем при схемотехническом моделировании c применением симулятора Virtuoso Spectre.
Могут быть использованы модели MOS (LEVEL 1,2 и 3) и BSIM (LEVEL 1 и 2). Для подключения расчета деградации в SPICE-модели необходимо указать параметры degramod=spectre (модель надежности Spectre) и degradation=yes. Можно также выбрать модель надежности BERT. Исходя из выбранной модели надежности необходимо задать параметры электрической нагрузки: Spectre stress (например, значение критического электрического поля esat для вычисления Vdsat для модели BSIM1) или BERT stress.
В приведенном примере показаны значения параметров двух SPICE-моделей для n- и p-МОПТ (MOS Level‑3), используемые в КМОП-инверторе кольцевого генератора на 11 звеньев (остальные значения параметров модели заданы по умолчанию). Жирным шрифтом выделены значения параметров деградации – duoc, duoe, wnom и lnom. Параметры электрической нагрузки (Spectre stress) выделены курсивом – sube и strc. Для BERT stress используется свой набор параметров.
Например, параметры деградации в модели BSIM1 имеют порядковые номера с 173 по 189. Критерии отказов (заданы по умолчанию) можно указать с помощью параметров деградации crivth (0.1 В), criuo (10%), crigm (10%) и criids (10%) (порядковые номера с 179 по 182). Для Spectre stress используется 9 параметров (190–198), а для BERT stress – 10. Всего же параметров модели BSIM1 – 235.
Пример описания SPICE-моделей для n- и p-МОПТ:
.model nmen nmos level=3 vto=0.6876 gamma=0.5512 kappa=5.0
+kp=0.8675e‑4 tox=0.206e‑7 nsub=0.197e17 vmax=4e5 theta=0.2
+cbs=10f cbd=10f degramod=spectre degradation=yes
+strc=1.5e‑6 sube=1 duoc=0.9 duoe=0.9 wnom=15u lnom=2u
.model pmen pmos level=3 vto= –0.6893 gamma=0.4411 kappa=5.0
+ld = 0.45e‑6 kp=0.3269e‑4 tox=0.206e‑7 nsub=0.197e17
+vmax=4e5 theta=0.2 cbs=10f cbd=10f degramod=spectre
+degradation=yes strc=3.0e‑6 sube=1 duoc=0.9
+duoe=0.9 wnom=30u lnom=2u
Время деградации в модели задается с помощью параметра circuitage, например circuitage=10 (10 лет). Ниже показан пример проведения анализа переходных процессов, задаваемых директивой tran:
new tran 1n 100n circuitage=0
year10 tran 1n 100n circuitage=10
После моделирования схемы формируется таблица с результатами деградации параметров IСИ, Vt, Vo, и gm для каждого МОПТ (табл. 1). Деградация (Delta) Vt отображается в абсолютных значениях. Деградация IСИ, Vo (подвижность носителей) и gm выражается в процентах от исходных значений. Все четыре параметра деградации сравниваются с критериями отказов. Если деградация, по какому-либо параметру превышает соответствующий критерий отказа, состояние транзистора отмечается как «Поврежден» (failed). На рис. 7 представлены смоделированные временные диаграммы работы кольцевого генератора (11 звеньев) с учетом воздействия HCI.
На рис. 8 показано изменение тока IПОДЛ подложки и параметра Age для транзистора x1.m1 при проведении анализа переходных процессов. Вывод результатов моделирования осуществляется с помощью команды save x1.m1:isub
x1.m1:stress x1.m1:age.
Заключение
Для технологических процессов, внедренных на некоторых кремниевых фабриках (например, TSMC, UMC), разработчики используют встроенную в САПР модель старения Cadence Spectre AgeMOS, в то время как другие предприятия предлагают собственные библиотеки моделей для расчета деградации, вызванной старением транзисторов БИС.
Например, чтобы воспользоваться ПО RelXpert необходимо получить от кремниевой фабрики файл модели старения, который описывает деградацию по основным параметрам для отдельных транзисторов, находящихся под электрической нагрузкой.
Несмотря на достигнутые успехи в области проектирования БИС с учетом надежности, следует отметить сложности при применении точного схемотехнического моделирования процесса старения БИС на основе моделей деградации, так как данный подход предъявляет гораздо более высокие требования к разработчикам БИС и инструментам моделирования.
ЛИТЕРАТУРА
Hu C. IC reliability simulation. // IEEE J. Solid-State Circuits. 1992. V.27. No. 3. PP. 241–246.
Красников Г. Я. Конструктивно-технологические особенности субмикронных МОП-транзисторов. В 2‑х частях. Часть 1. М.: ТЕХНОСФЕРА, 2002. 416 с.
Hsu W-J., Sheu B. J. Advanced integrated circuit reliability simulation including dynamic stress effects // IEEE J. Solid-State Circ. 1992. No. 3. PP. 241–257.
Hu C. The Berkeley reliability simulator BERT: an IC reliability simulator // Microelectron J. 1992. V. 23. No. 2. PP. 97–102.
Tu R. H., Rosenbaum E., Chan W. Y. et al. Berkeley Reliability Tools – BERT // IEEE Tran. on Computer-Aided Design of IC and Systems. 1993. V. 12. No. 10. PP. 1524–1534.
Li Xiaojun, Huang B., Qin J., Zhang X., Talmor M., Gur Z., Bernstein Joseph B. Deep Submicron CMOS Integrated Circuit Reliability Simulation with SPICE // Quality of Electronic Design, 2005. ISQED 2005. Sixth International Symposium.
https://www.researchgate.net/publication/4133863
Schaldenbrand A. Cadence Design Systems. Re-Thinking Reliability Analysis. 7th International Workshop on Analogue and Mixed-Signal Integrated Circuits for Space Applications (AMICSA). Session: Evaluation and Qualification. June 2018, Leuven Belgium.
Tianlei Guo, Jushan Xie. A Complete Reliability Solution: Reliability Modeling, Applications, and Integration in Analog Design Environment. Cadence Design Systems, Inc. June 19, 2018.
Virtuoso Spectre Circuit Simulator User Guide Product Version 7.2. December 2009
Отзывы читателей
