Выпуск #1/2022
К. Фелтон, Д. Вертянов, С. Евстафьев, В. Сидоренко
НОВОЕ ПОКОЛЕНИЕ РЕШЕНИЙ ДЛЯ КОРПУСИРОВАНИЯ ИНТЕГРАЛЬНЫХ СХЕМ. Часть 3
НОВОЕ ПОКОЛЕНИЕ РЕШЕНИЙ ДЛЯ КОРПУСИРОВАНИЯ ИНТЕГРАЛЬНЫХ СХЕМ. Часть 3
Просмотры: 1362
DOI: 10.22184/1992-4178.2022.212.1.80.84
Рассматриваются масштабируемость и широкий функционал, необходимый для разработки сложных корпусов ИС. Обсуждаются требования к передаче проекта на производство, то есть условия предоставления безошибочных производственных данных по изготовлению и сборке.
Рассматриваются масштабируемость и широкий функционал, необходимый для разработки сложных корпусов ИС. Обсуждаются требования к передаче проекта на производство, то есть условия предоставления безошибочных производственных данных по изготовлению и сборке.
Теги: design flow design kit multichip assembly verification верификация комплект для проектирования маршрут проектирования многокристальная сборка
Новое поколение решений для корпусирования интегральных схем. Часть 3
К. Фелтон , Д. Вертянов, к. т. н., С. Евстафьев, к. т. н., В. Сидоренко
Рост популярности гетерогенных конструкций корпусов требует наличия проверенных, автоматизированных систем проектирования с проверкой физических, электрических, тепловых и технологических параметров. В третьей части статьи описываются масштабируемость и широкий функционал средств проектирования, необходимый для разработки современных и будущих сложных корпусов ИС. Рассмотрены требования к передаче проекта на производство с предоставлением безошибочных данных по изготовлению и сборке, которые соответствуют технологическим правилам полупроводниковых фабрик или OSAT-компаний.
Многокристальная разнородная (гетерогенная) и однородная (гомогенная) сборка кристаллов продолжает оставаться перспективным подходом More than Moore (Больше чем Мур) для уменьшения геометрических размеров и увеличения функциональности электронных устройств, а также остается проверенным способом интеграции нескольких кристаллов, изготовленных по различным технологическим процессам. Технологии гетерогенной интеграции предлагают решения по расширению функциональности электронных устройств, более быстрому выходу на рынок и устойчивости их к проблемам, связанным с выходом годных кристаллов.
В первой части статьи были рассмотрены и проанализированы основные проблемы современных технологий корпусирования ИС, апробированный маршрут проектирования, верификации, подготовки к производству гетерогенных многокристальных и многоподложечных сборок по технологии цифрового двойника. Вторая часть статьи была направлена на многоуровневую и межплатформенную интеграцию (реализовать которую позволяет технология цифрового двойника) с анализом целостности сигналов на уровне корпуса микросхемы, микросборки, а также экстракция параметров поведенческой модели.
В этой части описываются масштабируемость и широкий функционал средств проектирования, необходимый для разработки современных и будущих сложных корпусов ИС, рассмотрены требования к проекту сложного корпуса микросхемы, микросборки для безошибочной передачи его на производство.
МАСШТАБИРУЕМОСТЬ
И ШИРОКИЙ ФУНКЦИОНАЛ
Скорость внедрения инновационных гетерогенных технологий корпусирования возрастает по мере того, как увеличивается спрос на повышение производительности изделий, меньшую потребляемую мощность, меньшие габариты и большие функциональные возможности. Такие новые современные технологии корпусирования становятся все более сложными в проектировании, изготовлении и сборке, что потенциально ограничивает их доступность для всех, кроме ведущих полупроводниковых компаний и самых продвинутых дизайн-центров.
К счастью, комплексный маршрут проектирования и полного цикла производства и сбыта может сыграть важную роль в свободном распространении этих технологий, сделав их доступными для всех разработчиков и компаний ‒ точно так же, как это получилось в полупроводниковой промышленности с внедрением технологических комплектов для проектирования (PDK), которые распространились повсеместно.
ТЕХНОЛОГИЧЕСКИЕ КОМПЛЕКТЫ ДЛЯ ПРОЕКТИРОВАНИЯ КОРПУСОВ / СБОРОК
Автоматическая верификация ИС определяется правилами проектирования, созданными производителем полупроводниковой продукции и предоставленными PDK для дизайн-центров. Поставщики EDA-решений квалифицируют свои наборы программного обеспечения в соответствии с этими правилами для обеспечения того, чтобы их средства верификации предоставляли проверенные, воспроизводимые, качественные результаты. Назначение комплекта правил проектирования в соответствии с технологическими процессами сборки и монтажа (Process assembly design kit – PADK) аналогично назначению комплекта PDK – обеспечение технологичности и производительности с использованием стандартизированных правил, обеспечивающих согласованность в рамках всего процесса изготовления.
Amkor, второй в мире поставщик аутсорсинговых услуг по сборке и тестированию изделий микроэлектроники (OSAT), является пионером в области PADK для современных технологий корпусирования ИС. В недавнем пресс-релизе Рон Хьюмоеллер, корпоративный вице-президент по научно-исследовательским и опытно-конструкторским работам, заявил: «Компания Amkor лидирует в технологии HDFO среди OSAT-компаний, и с появлением сложных микросхем, микросборок с большим количеством кристаллов мы отдали предпочтение созданию PADK на основе программных решений Mentor, что позволяет значительно сократить время цикла разработки».
Очевидно, что PADK должен включать в себя решения, как для физической верификации, так и для экстракции параметров, при этом должен также уметь работать с данными по тепловым характеристикам и напряжениям в конструкции корпуса. Все эти процессы должны быть независимы от какого-либо конкретного средства разработки или процесса, используемого при проектировании сборки. Кроме того, комплексный PADK должен работать как с данными по кристаллу, так и с данными по корпусу. Это значит, что маршрут проектирования должен поддерживать несколько форматов. Наконец, все эти процессы верификации должны быть одобрены компаниями, занимающимися корпусированием микросхем, изготовлением микросборок (OSAT).
СЕГОДНЯШНИЙ ПОТЕНЦИАЛ
ДЛЯ БУДУЩИХ РАЗРАБОТОК
Передовые корпуса ИС очень отличаются от традиционных органических корпусов BGA, с которыми знакомо большинство разработчиков.
Сейчас современные корпуса ИС часто имеют больше общего с проектом ИС, что подразумевает большие проблемы при работе с традиционными программными средствами проектирования корпусов для ИС. Такие традиционные программные средства не смогут обеспечить ожидаемый уровень производительности, возможностей и скорости разработки при реализации этих все более сложных и гетерогенных корпусов. Многие OSAT и полупроводниковые компании, не имеющие своего полупроводникового производства, уже сталкиваются с проблемами достижения и поддержания пропускной способности и производительности на сложных конструкциях с количеством выводов 250 тыс. и более.
Сложность этих конструкций сразу же оказывает давление на разработчика и календарный план-график выполнения работ, который часто приходится продлевать. В последнее время популярным подходом к решению данной проблемы является одновременное проектирование в команде, когда несколько разработчиков параллелльно работают над одним и тем же проектом в локальных или глобальных сетях, сохраняя при этом способность визуализировать всю проектную деятельность без необходимости испытывать какие-либо ограничения по настройке или управлению процессами.
Еще одной общей проблемой является время, необходимое для проведения верификации проекта перед изготовлением. Проверенный способ избежать этого «узкого места» и связанных с ним проблем (задержка проекта или незапланированная трата дополнительных ресурсов) заключается во внедрении процесса и методологии комплексной и непрерывной проверки, чтобы процесс окончательной верификации был контролируемым и управляемым.
ПЕРЕДАЧА ПРОЕКТА НА ИЗГОТОВЛЕНИЕ
Проще говоря, это означает предоставление безошибочных производственных данных по изготовлению и сборке, которые соответствуют технологическим правилам полупроводниковых фабрик или OSAT (PDK или PADK). Основная цель состоит в том, чтобы достичь этого с первого раза.
Устранение итераций требует наличия среды проектирования с возможностями и функциями, отвечающими технологическим правилам, не полагаясь на ручные методы, которые, скорее всего, потребуют многократной переделки проекта для достижения критериев передачи данных на производство. Для того чтобы избежать многократного пересмотра проекта, необходимо полностью обеспечить соблюдение правил и норм производителя, а также автоматизацию таких задач, как снятие напряжения – формирование сетчатых областей, зигзагообразных линий, многослойной структуры для дегазации и т. д.
Одна из особенностей, которая отличает современные корпуса ИС от традиционных корпусов – это производственные форматы, используемые для изготовления. Передовые корпуса ИС почти всегда изготавливаются с использованием GDSII, в то время как традиционные корпуса ИС используют Gerber, ODB++ или в редком случае IPC2581. Именно формат GDSII будет проверен изготовителем, полупроводниковой фабрикой или OSAT на соответствие их производственным правилам и ограничениям. Что, конечно, приводит к общей для всех проблеме: GDSII-файл экспортируется из родной базы данных CAD-системы проектирования, и именно тут могут возникать проблемы.
Независимо от того, насколько хорошо САПР может обрабатывать и генерировать геометрию, соответствующую правилам изготовления производителя, именно GDSII-файл, полученный в результате постобработки, будет использоваться для проверки изготовителем, и это «Ахиллесова пята» большинства программных средств проектирования корпусов ИС на сегодняшний день. В то время как проект в САПР может пройти проверку на совместимость с производством, полученный из него GDSII-файл редко проходит из-за плохого качества постобработки геометрии, и именно это обычно приводит к возникновению множества итераций проекта по мере того, как разработчик пытается получить приемлемый GDSII.
* * *
Рост популярности гетерогенных конструкций корпусов требует наличия проверенных, автоматизированных систем с проверкой физических, электрических, тепловых и технологических параметров. Единая среда проектирования нового поколения необходима для того, чтобы разработчики могли управлять всеми этими процессами в эффективном, воспроизводимом и автоматизированном маршруте проектирования.
В четвертой и заключительной части статьи будут рассмотрены основные этапы и программные модули лучших в своем классе решений тестирования сложных корпусов микросхем для эффективной и быстрой передачи проекта на производство.
Литература
Ramadan T. Crossing the chasm: Bringing SoC and package verification together with Calibre 3DSTACK // Mentor, a Siemens business. January 2017.
https://go.mentor.com/4QLSO.
Petranovic D., Chow K. 3D-IC system verification methodology: solutions and challenges // Electronic Design Process Symposium. April 2011.
https://www.researchgate.net/publication/268208901 3D-IC System Verification Methodology Solutions and Challenges.
Ramadan T. Package designers need assembly-level LVS for HDAP verification // Mentor, a Siemens business. December 2017. https://go.mentor.com/4WDVi.
Decoin C., Kourkoulos V. Fast and accurate extraction of 3D-IC layout structures // Mentor, a Siemens business. July 2012.
Mastroianni T. eSilicon tackles the challenges of advanced IC package design using Xpedition Substrate Integrator and Calibre 3DSTACK // May 2019. https://go.mentor.com/58xrP.
Amkor Delivers Industry’s First Package Assembly Design Kit to Support Mentor’s High-Density Advanced Packaging Tools July 2018. https://ir.amkor.com/news-releases/news-release-details/amkor-delivers-industrys-first-package-assembly-design-kit.
Райнболд К., Фелтон К., Вертянов Д., Никеев К. Проектирование многокристальных модулей и систем в корпусе // ЭЛЕКТРОНИКА: Наука, Технология, Бизнес. 2020. № 2 (00193). С. 144–150.
Vertyanov D. V., Timoshenkov S. P., Sidorenko V. N., Pogudkin A. V., Belyakov I. A. Effects of Multilayer Structures Made of Epoxy Compounds with Different Filler Contents on Thermo-Mechanical Stresses in 3D packages // Proceedings of the 2021 IEEE Conference of Russian Young Researchers in Electrical and Electronic Engineering, EIConRus 2021.
Чугунов Е. Ю., Тимошенков С. П., Погалов А. И., Вертянов Д. В. Конструирование и расчеты трехмерных микроэлектронных модулей с высокой степенью интеграции компонентов // Электронная техника. Серия 3. Микроэлектроника. 2020. № 2 (178). С. 42–48.
Вертянов Д. В., Бураков М. М., Кручинин С. М., Сидоренко В. Н., Брыкин А. В. Трехмерная микросборка на основе коммутационных плат из кремния и бескорпусных элементов МЭМС // Наноиндустрия. 2018. № S (82). С. 521–531.
К. Фелтон , Д. Вертянов, к. т. н., С. Евстафьев, к. т. н., В. Сидоренко
Рост популярности гетерогенных конструкций корпусов требует наличия проверенных, автоматизированных систем проектирования с проверкой физических, электрических, тепловых и технологических параметров. В третьей части статьи описываются масштабируемость и широкий функционал средств проектирования, необходимый для разработки современных и будущих сложных корпусов ИС. Рассмотрены требования к передаче проекта на производство с предоставлением безошибочных данных по изготовлению и сборке, которые соответствуют технологическим правилам полупроводниковых фабрик или OSAT-компаний.
Многокристальная разнородная (гетерогенная) и однородная (гомогенная) сборка кристаллов продолжает оставаться перспективным подходом More than Moore (Больше чем Мур) для уменьшения геометрических размеров и увеличения функциональности электронных устройств, а также остается проверенным способом интеграции нескольких кристаллов, изготовленных по различным технологическим процессам. Технологии гетерогенной интеграции предлагают решения по расширению функциональности электронных устройств, более быстрому выходу на рынок и устойчивости их к проблемам, связанным с выходом годных кристаллов.
В первой части статьи были рассмотрены и проанализированы основные проблемы современных технологий корпусирования ИС, апробированный маршрут проектирования, верификации, подготовки к производству гетерогенных многокристальных и многоподложечных сборок по технологии цифрового двойника. Вторая часть статьи была направлена на многоуровневую и межплатформенную интеграцию (реализовать которую позволяет технология цифрового двойника) с анализом целостности сигналов на уровне корпуса микросхемы, микросборки, а также экстракция параметров поведенческой модели.
В этой части описываются масштабируемость и широкий функционал средств проектирования, необходимый для разработки современных и будущих сложных корпусов ИС, рассмотрены требования к проекту сложного корпуса микросхемы, микросборки для безошибочной передачи его на производство.
МАСШТАБИРУЕМОСТЬ
И ШИРОКИЙ ФУНКЦИОНАЛ
Скорость внедрения инновационных гетерогенных технологий корпусирования возрастает по мере того, как увеличивается спрос на повышение производительности изделий, меньшую потребляемую мощность, меньшие габариты и большие функциональные возможности. Такие новые современные технологии корпусирования становятся все более сложными в проектировании, изготовлении и сборке, что потенциально ограничивает их доступность для всех, кроме ведущих полупроводниковых компаний и самых продвинутых дизайн-центров.
К счастью, комплексный маршрут проектирования и полного цикла производства и сбыта может сыграть важную роль в свободном распространении этих технологий, сделав их доступными для всех разработчиков и компаний ‒ точно так же, как это получилось в полупроводниковой промышленности с внедрением технологических комплектов для проектирования (PDK), которые распространились повсеместно.
ТЕХНОЛОГИЧЕСКИЕ КОМПЛЕКТЫ ДЛЯ ПРОЕКТИРОВАНИЯ КОРПУСОВ / СБОРОК
Автоматическая верификация ИС определяется правилами проектирования, созданными производителем полупроводниковой продукции и предоставленными PDK для дизайн-центров. Поставщики EDA-решений квалифицируют свои наборы программного обеспечения в соответствии с этими правилами для обеспечения того, чтобы их средства верификации предоставляли проверенные, воспроизводимые, качественные результаты. Назначение комплекта правил проектирования в соответствии с технологическими процессами сборки и монтажа (Process assembly design kit – PADK) аналогично назначению комплекта PDK – обеспечение технологичности и производительности с использованием стандартизированных правил, обеспечивающих согласованность в рамках всего процесса изготовления.
Amkor, второй в мире поставщик аутсорсинговых услуг по сборке и тестированию изделий микроэлектроники (OSAT), является пионером в области PADK для современных технологий корпусирования ИС. В недавнем пресс-релизе Рон Хьюмоеллер, корпоративный вице-президент по научно-исследовательским и опытно-конструкторским работам, заявил: «Компания Amkor лидирует в технологии HDFO среди OSAT-компаний, и с появлением сложных микросхем, микросборок с большим количеством кристаллов мы отдали предпочтение созданию PADK на основе программных решений Mentor, что позволяет значительно сократить время цикла разработки».
Очевидно, что PADK должен включать в себя решения, как для физической верификации, так и для экстракции параметров, при этом должен также уметь работать с данными по тепловым характеристикам и напряжениям в конструкции корпуса. Все эти процессы должны быть независимы от какого-либо конкретного средства разработки или процесса, используемого при проектировании сборки. Кроме того, комплексный PADK должен работать как с данными по кристаллу, так и с данными по корпусу. Это значит, что маршрут проектирования должен поддерживать несколько форматов. Наконец, все эти процессы верификации должны быть одобрены компаниями, занимающимися корпусированием микросхем, изготовлением микросборок (OSAT).
СЕГОДНЯШНИЙ ПОТЕНЦИАЛ
ДЛЯ БУДУЩИХ РАЗРАБОТОК
Передовые корпуса ИС очень отличаются от традиционных органических корпусов BGA, с которыми знакомо большинство разработчиков.
Сейчас современные корпуса ИС часто имеют больше общего с проектом ИС, что подразумевает большие проблемы при работе с традиционными программными средствами проектирования корпусов для ИС. Такие традиционные программные средства не смогут обеспечить ожидаемый уровень производительности, возможностей и скорости разработки при реализации этих все более сложных и гетерогенных корпусов. Многие OSAT и полупроводниковые компании, не имеющие своего полупроводникового производства, уже сталкиваются с проблемами достижения и поддержания пропускной способности и производительности на сложных конструкциях с количеством выводов 250 тыс. и более.
Сложность этих конструкций сразу же оказывает давление на разработчика и календарный план-график выполнения работ, который часто приходится продлевать. В последнее время популярным подходом к решению данной проблемы является одновременное проектирование в команде, когда несколько разработчиков параллелльно работают над одним и тем же проектом в локальных или глобальных сетях, сохраняя при этом способность визуализировать всю проектную деятельность без необходимости испытывать какие-либо ограничения по настройке или управлению процессами.
Еще одной общей проблемой является время, необходимое для проведения верификации проекта перед изготовлением. Проверенный способ избежать этого «узкого места» и связанных с ним проблем (задержка проекта или незапланированная трата дополнительных ресурсов) заключается во внедрении процесса и методологии комплексной и непрерывной проверки, чтобы процесс окончательной верификации был контролируемым и управляемым.
ПЕРЕДАЧА ПРОЕКТА НА ИЗГОТОВЛЕНИЕ
Проще говоря, это означает предоставление безошибочных производственных данных по изготовлению и сборке, которые соответствуют технологическим правилам полупроводниковых фабрик или OSAT (PDK или PADK). Основная цель состоит в том, чтобы достичь этого с первого раза.
Устранение итераций требует наличия среды проектирования с возможностями и функциями, отвечающими технологическим правилам, не полагаясь на ручные методы, которые, скорее всего, потребуют многократной переделки проекта для достижения критериев передачи данных на производство. Для того чтобы избежать многократного пересмотра проекта, необходимо полностью обеспечить соблюдение правил и норм производителя, а также автоматизацию таких задач, как снятие напряжения – формирование сетчатых областей, зигзагообразных линий, многослойной структуры для дегазации и т. д.
Одна из особенностей, которая отличает современные корпуса ИС от традиционных корпусов – это производственные форматы, используемые для изготовления. Передовые корпуса ИС почти всегда изготавливаются с использованием GDSII, в то время как традиционные корпуса ИС используют Gerber, ODB++ или в редком случае IPC2581. Именно формат GDSII будет проверен изготовителем, полупроводниковой фабрикой или OSAT на соответствие их производственным правилам и ограничениям. Что, конечно, приводит к общей для всех проблеме: GDSII-файл экспортируется из родной базы данных CAD-системы проектирования, и именно тут могут возникать проблемы.
Независимо от того, насколько хорошо САПР может обрабатывать и генерировать геометрию, соответствующую правилам изготовления производителя, именно GDSII-файл, полученный в результате постобработки, будет использоваться для проверки изготовителем, и это «Ахиллесова пята» большинства программных средств проектирования корпусов ИС на сегодняшний день. В то время как проект в САПР может пройти проверку на совместимость с производством, полученный из него GDSII-файл редко проходит из-за плохого качества постобработки геометрии, и именно это обычно приводит к возникновению множества итераций проекта по мере того, как разработчик пытается получить приемлемый GDSII.
* * *
Рост популярности гетерогенных конструкций корпусов требует наличия проверенных, автоматизированных систем с проверкой физических, электрических, тепловых и технологических параметров. Единая среда проектирования нового поколения необходима для того, чтобы разработчики могли управлять всеми этими процессами в эффективном, воспроизводимом и автоматизированном маршруте проектирования.
В четвертой и заключительной части статьи будут рассмотрены основные этапы и программные модули лучших в своем классе решений тестирования сложных корпусов микросхем для эффективной и быстрой передачи проекта на производство.
Литература
Ramadan T. Crossing the chasm: Bringing SoC and package verification together with Calibre 3DSTACK // Mentor, a Siemens business. January 2017.
https://go.mentor.com/4QLSO.
Petranovic D., Chow K. 3D-IC system verification methodology: solutions and challenges // Electronic Design Process Symposium. April 2011.
https://www.researchgate.net/publication/268208901 3D-IC System Verification Methodology Solutions and Challenges.
Ramadan T. Package designers need assembly-level LVS for HDAP verification // Mentor, a Siemens business. December 2017. https://go.mentor.com/4WDVi.
Decoin C., Kourkoulos V. Fast and accurate extraction of 3D-IC layout structures // Mentor, a Siemens business. July 2012.
Mastroianni T. eSilicon tackles the challenges of advanced IC package design using Xpedition Substrate Integrator and Calibre 3DSTACK // May 2019. https://go.mentor.com/58xrP.
Amkor Delivers Industry’s First Package Assembly Design Kit to Support Mentor’s High-Density Advanced Packaging Tools July 2018. https://ir.amkor.com/news-releases/news-release-details/amkor-delivers-industrys-first-package-assembly-design-kit.
Райнболд К., Фелтон К., Вертянов Д., Никеев К. Проектирование многокристальных модулей и систем в корпусе // ЭЛЕКТРОНИКА: Наука, Технология, Бизнес. 2020. № 2 (00193). С. 144–150.
Vertyanov D. V., Timoshenkov S. P., Sidorenko V. N., Pogudkin A. V., Belyakov I. A. Effects of Multilayer Structures Made of Epoxy Compounds with Different Filler Contents on Thermo-Mechanical Stresses in 3D packages // Proceedings of the 2021 IEEE Conference of Russian Young Researchers in Electrical and Electronic Engineering, EIConRus 2021.
Чугунов Е. Ю., Тимошенков С. П., Погалов А. И., Вертянов Д. В. Конструирование и расчеты трехмерных микроэлектронных модулей с высокой степенью интеграции компонентов // Электронная техника. Серия 3. Микроэлектроника. 2020. № 2 (178). С. 42–48.
Вертянов Д. В., Бураков М. М., Кручинин С. М., Сидоренко В. Н., Брыкин А. В. Трехмерная микросборка на основе коммутационных плат из кремния и бескорпусных элементов МЭМС // Наноиндустрия. 2018. № S (82). С. 521–531.
Отзывы читателей