Электроника НТБ #6/2017
А.Строгонов, П.Городков
Реализация Verilog-проектов в базисе ПЛИС Intel FPGA с использованием инструмента синтеза YOSYS
Инструмент синтеза с открытым исходным кодом Yosys широко используется при проектировании заказных БИС и ПЛИС. Рассмотрим использование Yosys для синтеза Verilog-проекта в ПЛИС Intel FPGA (Altera) серии Cyclone IV и покажем, как посредством формирования VQM-файла без использования мегафункций САПР Quartus Prime можно реализовывать цифровые устройства в базисе современных ПЛИС. УДК 621.3.049 ВАК 05.27.00 DOI: 10.22184/1992-4178.2017.166.6.100.106