Электроника НТБ #9/2024
А.В. Строгонов, А. Винокуров, А.И. Строгонов
ПРИМЕР РЕАЛИЗАЦИИ ОДНОТАКТНОГО ПРОЦЕССОРНОГО ЯДРА RISC-V В САПР ALTERA QUARTUS II
DOI: 10.22184/1992-4178.2024.240.9.70.79 Одним из направлений работ в области создания проектов на базе архитектуры RISC-V является отработка прототипов процессоров на платформе ПЛИС. В статье рассмотрен пример реализации однотактного процессорного ядра RISC-V в базисе ПЛИС Cyclone V с применением САПР Altera Quartus II.
Электроника НТБ #7/2024
А.В. Строгонов, О. Бордюжа, А.И. Строгонов
МЕЖДУНАРОДНЫЙ ОПЫТ РАЗРАБОТКИ ПРОЦЕССОРНЫХ ЯДЕР RISC-V И ПРОГРАММНЫЕ ИНСТРУМЕНТЫ С ОТКРЫТЫМ КОДОМ ДЛЯ ИХ ПРОЕКТИРОВАНИЯ
DOI: 10.22184/1992-4178.2024.238.7.156.164 В статье рассмотрен опыт разработки процессорных ядер RISC-V коммерческого применения на примере процессоров компаний MIPS, SiFive, Alibaba Cloud Intelligence, а также академические проекты Rocket Chip Калифорнийского университета в Беркли и XiangShan Китайской академии наук.
Электроника НТБ #3/2023
А. Строгонов
ПРОЕКТИРОВАНИЕ КОНЕЧНЫХ АВТОМАТОВ В ПРИЛОЖЕНИИ STATEFLOW СИСТЕМЫ MATLAB / SIMULINK С ПОСЛЕДУЮЩЕЙ РЕАЛИЗАЦИЕЙ В БАЗИСЕ ПЛИС
DOI: 10.22184/1992-4178.2023.224.3.134.146 В статье описан пример проектирования конечных автоматов в приложении Stateflow системы визуально-имитационного моделирования Matlab/Simulink с последующей генерацией HDL-кода.